公开(公告)号：KR100321568B1

公开(公告)日：2002-01-23

申请号：KR1019990033776

申请日：1999-08-17

Applicant: 한국과학기술연구원

Inventor： 유범재 ,  이준수 ,  조영조 ,  이해춘

IPC: H04N7/18

Abstract: 본발명은흑백모니터에사용될수 있는경제적인구조를가진 QUAD-디스플레이시스템을보안및 감시시스템의용도로사용한다. 즉, 본발명은동기되지않은 4대의흑백카메라에서들어오는영상신호들을조합하여모니터상에디스플레이될출력영상신호를실시간으로만들어줄수 있는시스템으로, 저가의저속신호처리소자를사용하여다수의입력영상신호를처리할수 있다. 또한, 본발명은다수의 QUAD-디스플레이시스템을단일한통신네트웍으로연결하여중앙제어시스템으로용이하게제어할수 있다.

公开(公告)号：KR1020010017997A

公开(公告)日：2001-03-05

申请号：KR1019990033776

申请日：1999-08-17

Applicant: 한국과학기술연구원

Inventor： 유범재 ,  이준수 ,  조영조 ,  이해춘

IPC: H04N7/18

CPC classification number: H04N7/181 ,  H04N5/44591

Abstract: PURPOSE: A QUAD-display system is provided to perform a function of a memory controller in software by using a FIFO(First In First Out) memory and a signal processing device. The system can be used in a security and supervisory system using a black and white camera. CONSTITUTION: The QUAD-display system includes following units. The first converter(31) converts an image signal inputted through the respective supervisory black and white camera into digital image data. The first FIFO memory unit(32) stores sequentially the image data from the first converter(31). A signal processing unit(33) controls discrimination, storage and output of the image data from the first FIFO memory unit(32). A memory module(34) stores the image data inputted by the control of the signal processing unit(33). The second FIFO memory unit(35) stores sequentially the image data stored to the memory module(34) by the control of the signal processing unit(33). The second converter(36) converts the image data output from the second FIFO memory unit(35) into an analog image signal. A timing generating module(37) performs an interfacing function between the signal processing unit(33) and the first and second FIFO memory units(32,35).

Abstract translation: 目的：通过使用FIFO（先进先出）存储器和信号处理装置，提供用于以软件执行存储器控制器功能的QUAD显示系统。 该系统可用于使用黑白相机的安全和监控系统。 规定：QUAD显示系统包括以下单元。 第一转换器（31）将通过各个监控黑白相机输入的图像信号转换为数字图像数据。 第一FIFO存储器单元（32）顺序存储来自第一转换器（31）的图像数据。 信号处理单元（33）控制来自第一FIFO存储单元（32）的图像数据的识别，存储和输出。 存储器模块（34）存储通过信号处理单元（33）的控制输入的图像数据。 第二FIFO存储单元（35）通过信号处理单元（33）的控制顺序地存储存储在存储器模块（34）中的图像数据。 第二转换器（36）将从第二FIFO存储器单元（35）输出的图像数据转换为模拟图像信号。 定时产生模块（37）在信号处理单元（33）与第一和第二FIFO存储单元（32,35）之间执行接口功能。