公开(公告)号：KR1020110072007A

公开(公告)日：2011-06-29

申请号：KR1020090128764

申请日：2009-12-22

Applicant: 한국과학기술연구원

Inventor： 이상렬 ,  이득희 ,  조경철

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L21/324 ,  H01L29/45

Abstract: PURPOSE: A co-doped thin film transistor and a manufacturing method thereof are provided to reduce manufacturing costs by forming a channel made of materials without In. CONSTITUTION: A gate electrode(11) and an insulation layer(12) in contact with the gate electrode are formed. One selected among group of lithium, sodium, potassium, copper, silver, and gold is combined with one selected among scandium, yttrium, boron, aluminum, gallium, and indium. The combined material and a target material with zinc are vaporized with laser. A channel layer(13) is formed by depositing the vaporized target material as a thin film. A source electrode and a drain electrode are contacted with the channel layer and the source electrode is separated from the drain electrode.

Abstract translation: 目的：提供一种共掺杂薄膜晶体管及其制造方法，以通过形成由In形成的材料形成的沟道来降低制造成本。 构成：形成与栅电极接触的栅电极（11）和绝缘层（12）。 选自锂，钠，钾，铜，银和金中的一种选自钪，钇，硼，铝，镓和铟中的一种。 组合的材料和锌的靶材料被激光蒸发。 通过将蒸发的目标材料沉积为薄膜而形成沟道层（13）。 源电极和漏电极与沟道层接触，源电极与漏电极分离。

公开(公告)号：KR1020110048723A

公开(公告)日：2011-05-12

申请号：KR1020090105417

申请日：2009-11-03

Applicant: 한국과학기술연구원

Inventor： 이상렬 ,  정유진 ,  조경철

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/78696

Abstract: PURPOSE: A thin film transistor with buried layer and a method for manufacturing the same are provided to improve the driving property of a thin film transistor by improving the punch-through between a drain electrode and a source electrode. CONSTITUTION: In a thin film transistor with buried layer and a method for manufacturing the same, a source electrode(14a) and a drain electrode(14b) are separated from each other. A channel layer(13) comprises a first layer and a second layer which contacts with the source electrode and the drain electrode. The carrier concentration of the first layer is higher than that of the second layer. A gate insulating layer(12) is contacted with the channel layer and the source and drain electrodes. A gate electrode(11) is contacted with the gate insulating layer.

Abstract translation: 目的：提供具有掩埋层的薄膜晶体管及其制造方法，以通过改善漏电极和源电极之间的穿通来改善薄膜晶体管的驱动性能。 构成：在具有掩埋层的薄膜晶体管及其制造方法中，源电极（14a）和漏电极（14b）彼此分离。 沟道层（13）包括与源电极和漏电极接触的第一层和第二层。 第一层的载流子浓度高于第二层的载流子浓度。 栅极绝缘层（12）与沟道层和源极和漏极接触。 栅电极（11）与栅极绝缘层接触。

公开(公告)号：KR1020110030055A

公开(公告)日：2011-03-23

申请号：KR1020090087989

申请日：2009-09-17

Applicant: 한국과학기술연구원

Inventor： 이상렬 ,  조경철 ,  이득희

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/26

Abstract: PURPOSE: A thin film transistor and a method for manufacturing the same are provided to configure a channel layer using a combination of new materials except indium, thereby saving production costs. CONSTITUTION: A source electrode(14a) and a drain electrode(14b) are formed on a substrate(100). A channel layer(13) contacts the source electrode and the drain electrode. The channel layer is formed by pulse laser deposition. A gate insulating film(12) contacts the channel layer, the source electrode, and the drain electrode. A gate electrode(11) contacts the gate insulating film.

Abstract translation: 目的：提供薄膜晶体管及其制造方法，以使用铟以外的新材料的组合构成沟道层，从而节省生产成本。 构成：在基板（100）上形成源电极（14a）和漏电极（14b）。 沟道层（13）接触源电极和漏电极。 通道层由脉冲激光沉积形成。 栅极绝缘膜（12）接触沟道层，源电极和漏电极。 栅电极（11）与栅极绝缘膜接触。

公开(公告)号：KR1020110069403A

公开(公告)日：2011-06-23

申请号：KR1020090126122

申请日：2009-12-17

Applicant: 한국과학기술연구원

Inventor： 이상렬 ,  조경철 ,  정유진

IPC: H01L29/786

CPC classification number: H01L29/41733

Abstract: PURPOSE: A thin film transistor applying a dual electrode structure and a manufacturing method thereof are provided to output large currents by the same gate voltage or drain voltage by applying the dual electrode structure to a source electrode and a drain electrode. CONSTITUTION: A gate electrode(11) is formed on a substrate(100). A gate insulation layer(12) covers the gate electrode. A first source electrode(13a) is separated from a first drain electrode(13b) on the gate insulation layer with a first distance. A channel layer(14) is located on the first source electrode, the gate insulation layer, and the first drain electrode. A second source electrode(15a) and a second drain electrode(15b) are located on the first source electrode, the channel layer, and the first drain electrode.

Abstract translation: 目的：提供一种施加双电极结构的薄膜晶体及其制造方法，通过将双电极结构施加到源极和漏极来输出相同栅极电压或漏极电压的大电流。 构成：在基板（100）上形成栅电极（11）。 栅极绝缘层（12）覆盖栅电极。 第一源电极（13a）以栅极绝缘层上的第一距离与第一漏电极（13b）分离。 沟道层（14）位于第一源极，栅极绝缘层和第一漏极电极上。 第二源电极（15a）和第二漏电极（15b）位于第一源电极，沟道层和第一漏电极上。

公开(公告)号：KR101097203B1

公开(公告)日：2011-12-22

申请号：KR1020090128764

申请日：2009-12-22

Applicant: 한국과학기술연구원

Inventor： 이상렬 ,  이득희 ,  조경철

IPC: H01L29/786

Abstract: 박막트랜지스터의제조방법은, 게이트전극및 상기게이트전극과접촉하는절연막을형성하는단계; 리튬, 나트륨, 칼륨, 구리, 은및 금으로이루어지는그룹으로부터선택되는어느하나와스칸듐, 이트륨, 붕소, 알루미늄, 갈륨및 인듐으로이루어지는그룹으로부터선택되는어느하나의조합및 아연이포함된산화물을포함하여이루어지는채널층을형성하는단계; 및상기채널층과접촉하며, 서로이격된소스전극및 드레인전극을형성하는단계를포함할수 있다. 상기박막트랜지스터의제조방법은, 상기채널층내의산소공공을감소시키기위하여, 기체분위기에서상기채널층을가열하는단계를더 포함할수 있다. 박막트랜지스터는, 상호도핑된아연이포함된산화물을포함하여이루어지는채널층을가질수 있다.

公开(公告)号：KR1020110056858A

公开(公告)日：2011-05-31

申请号：KR1020090113347

申请日：2009-11-23

Applicant: 한국과학기술연구원

Inventor： 이득희 ,  조경철 ,  이상렬

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L21/324 ,  H01L29/66742

Abstract: PURPOSE: An Ag-doped Zno thin film transistor and a method for manufacturing the same are provided to use a switch element on a transparent display by having high permeability in visible rays region. CONSTITUTION: A gate electrode(11) is comprised of a silicone compound. A gate insulating layer(12) is arranged on the gate electrode. A channel layer(13) is arranged on the gate insulating layer. The channel layer includes an Ag -doped zinc oxide the silver. A source electrode and a drain electrode are separated from each other while having the channel layer between them.

Abstract translation: 目的：提供Ag掺杂的ZnO薄膜晶体管及其制造方法，通过在可见光区域具有高磁导率，在透明显示器上使用开关元件。 构成：栅电极（11）由硅氧烷化合物构成。 栅极绝缘层（12）设置在栅电极上。 沟道层（13）布置在栅极绝缘层上。 沟道层包括Ag掺杂的氧化锌。 源电极和漏极彼此分离，同时在它们之间具有沟道层。

公开(公告)号：KR101088367B1

公开(公告)日：2011-12-01

申请号：KR1020090113347

申请日：2009-11-23

Applicant: 한국과학기술연구원

Inventor： 이득희 ,  조경철 ,  이상렬

IPC: H01L29/786

Abstract: 박막 트랜지스터의 제조 방법은, 게이트 전극 및 상기 게이트 전극과 접촉하는 절연막을 형성하는 단계; 은이 도핑된 산화아연을 포함하여 이루어지는 채널층을 형성하는 단계; 및 상기 채널층과 접촉하며, 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다. 상기 채널층을 형성하는 단계는, 은이 도핑된 산화아연으로 이루어지는 타겟 물질에 레이저를 조사하여 기화시키는 단계; 및 기화된 타겟 물질을 박막으로 증착하여 상기 채널층을 형성하는 단계를 포함할 수 있다. 또한, 상기 박막 트랜지스터의 제조 방법은, 상기 채널층 내의 산소 공공을 감소시키기 위하여, 기체 분위기에서 상기 채널층을 가열하는 단계를 더 포함할 수 있다. 박막 트랜지스터는, 은이 도핑된 산화아연을 포함하여 이루어지는 채널층을 포함할 수 있다.
박막 트랜지스터, TFT, 산화물 반도체, 산화아연, 은 도핑

公开(公告)号：KR101088366B1

公开(公告)日：2011-12-01

申请号：KR1020090105417

申请日：2009-11-03

Applicant: 한국과학기술연구원

Inventor： 이상렬 ,  정유진 ,  조경철

IPC: H01L29/786

Abstract: 박막 트랜지스터는, 서로 이격된 소스 전극 및 드레인 전극; 제1 층, 및 상기 제1 층을 적어도 부분적으로 둘러싸고 상기 소스 전극 및 상기 드레인 전극과 접촉하는 제2 층을 포함하는 채널층; 상기 채널층, 상기 소스 전극 및 상기 드레인 전극과 접촉하는 게이트 절연막; 및 상기 게이트 절연막과 접촉하는 게이트 전극을 포함할 수 있다. 이때 상기 제1 층의 저항은 상기 제2 층의 저항 이하일 수 있다. 또한, 상기 제1 층의 캐리어 농도는 상기 제2 층의 캐리어 농도 이상일 수 있다. 이와 같이 구성된 박막 트랜지스터는 향상된 구동 특성을 가지며, 제조 과정에서 추가적인 열처리 공정을 필요로 하지 않으므로 저온 공정이 용이하다.
박막 트랜지스터, 매설층, 이중 채널, 이중층, 2단 채널층, 갈륨 도핑, 갈륨아연산화물, 산화물 반도체

公开(公告)号：KR101040137B1

公开(公告)日：2011-06-10

申请号：KR1020090121015

申请日：2009-12-08

Applicant: 한국과학기술연구원

Inventor： 이상렬 ,  정유진 ,  조경철

IPC: H01L29/786

CPC classification number: H01L29/78696 ,  H01L29/41733

Abstract: PURPOSE: A thin film transistor applying an asymmetric electrode structure and a manufacturing method thereof are provided to form a channel at a low resistance state by asymmetrically forming a source electrode and a drain electrode around a channel layer. CONSTITUTION: A gate insulation layer(12) is located on a gate electrode(11). A source electrode(14a), a channel layer(13), and a drain electrode(14b) are located on the gate insulation layer. The source electrode and the drain electrode are asymmetrically formed around the channel layer. The channel layer includes a first surface and a second surface. The source electrode and the drain electrode are contacted with both ends of the channel layer.

Abstract translation: 目的：提供一种施加不对称电极结构的薄膜晶体及其制造方法，以通过在沟道层周围不对称地形成源电极和漏极来形成低电阻状态的沟道。 构成：栅极绝缘层（12）位于栅电极（11）上。 源极电极（14a），沟道层（13）和漏电极（14b）位于栅极绝缘层上。 源电极和漏电极围绕通道层不对称地形成。 沟道层包括第一表面和第二表面。 源电极和漏电极与沟道层的两端接触。