-
公开(公告)号：WO2016089128A1
公开(公告)日：2016-06-09
申请号：PCT/KR2015/013135
申请日：2015-12-03
Applicant: 한국과학기술원
IPC: H01L21/027
CPC classification number: H01L21/027
Abstract: 본 발명은 빛의 조사를 통해 자기조립고분자의 온도를 상승시킴으로써 패턴을 형성하는 것인 나노패턴 제조방법으로, 빛이 조사되는 부분에서 자기조립고분자의 χΝ을 10.5 이하로 유도하여 완전 무질서상태를 인가한 후 지향성 자기조립을 유도하는 것인 나노패턴 제조방법에 관한 것이다.
Abstract translation: 本发明涉及一种通过光照射提高自组装聚合物的温度来形成图案的纳米图案制造方法，通过诱导χN自发制作而形成完全无序状态后的引导自组装的纳米图案制造方法， 将聚合物组装在用光照射的部分为10.5以下。
-
公开(公告)号：KR101821969B1
公开(公告)日：2018-01-26
申请号：KR1020150157104
申请日：2015-11-10
Applicant: 한국과학기술원
IPC: C08J7/00 , C08F297/08 , H01L29/06
Abstract: 본발명은 a) 블록공중합체와결점용융제를혼합하여혼합물을제조하는단계; b) 상기혼합물을기판상에도포하여박막을형성하는단계; 및 c) 상기박막을어닐링하여자기조립하는단계;를포함하는결점용융을이용한자기조립나노패턴형성방법으로상기결점은χN이 10.5 이하인결점용융을이용한자기조립나노패턴형성방법에관한것이다.
-
-
公开(公告)号：KR101210513B1
公开(公告)日：2012-12-10
申请号：KR1020100020308
申请日：2010-03-08
Applicant: 한국과학기술원
IPC: C09K19/10
Abstract: 본발명은액정성을가지는그래핀조성물및 그의제조방법에관한것으로, 보다상세하게는, 전기적으로유용한성질을가지고있는그래핀을매질상에균일하게분산시켜화학적, 물리학적으로안정성을가지고, 넓은온도범위에서액정상을나타내며, 다른화합물과양호한상용성을가지는액정성그래핀조성물및 그의제조방법에관한것이다. 본발명에따른액정성을가지는그래핀조성물은대량생산이가능하고우수한기계적, 화학적, 전기적성질을가지는그래핀에액정성을부여함으로써나노복합체, 에너지저장재료, 포도닉스등의다양한분야에기능적탄소소재가적용될수 있는기회를제공할수 있다.
-
5.发明授权
公开(公告)号：KR101093204B1
公开(公告)日：2011-12-12
申请号：KR1020100003096
申请日：2010-01-13
Applicant: 한국과학기술원
Abstract: 본발명은유기물포토레지스트교차패턴에의해배향이제어된블록공중합체의나노구조체및 그제조방법에관한것으로, 보다상세하게는, 리소그라피에의해형성된유기물포토레지스트교차패턴의높이차를이용하여블록공중합체의배향을제어함으로써제조된나노구조체및 그제조방법에관한것이다. 본발명에따르면, 높이차가있는요철들로구성되는교차패턴에의해블록공중합체를원하는방향으로원하는만큼만배향시킬수 있어, 반도체공정을비롯한실제산업공정적용시에디바이스(device)의성능저하를방지할수 있고, 원하는형태로배향된블록공중합체를제작할수 있다.
-
Patent Agency Ranking
-
公开(公告)号：KR101033425B1
公开(公告)日：2011-05-09
申请号：KR1020090082013
申请日：2009-09-01
Applicant: 한국과학기술원
IPC: H04L12/28
Abstract: 본 발명은 멀티캐스팅 네트워크 온 칩에 관한 것이다.
본 발명에 따른 멀티캐스팅 네트워크 온 칩은 상위 입력포트와 복수의 상위 출력포트를 가지며, 상위 입력포트가 멀티캐스팅 가능한 IP(intellecture property)의 출력포트와 연결된 상위 스위치 라우터 및, 로컬 입력포트와 복수의 로컬 출력포트를 가지며, 로컬 입력포트가 복수의 상위 출력포트와 연결되고, 복수의 로컬 출력포트가 복수의 종착 IP의 입력포트와 연결된 복수의 로컬 스위치 라우터를 포함하되, 멀티캐스팅 가능한 IP에서부터 상위 스위치 라우터와 복수의 로컬 스위치 라우터를 거쳐 복수의 종착 IP까지 트리 구조로 연결되며, 상위 스위치 라우터와 복수의 로컬 스위치 라우터 각각은 패킷의 라우팅 정보에 따라 자신의 입력포트로부터 자신의 출력포트들로 멀티캐스팅이 가능하도록 구성된 것을 특징으로 한다.
본 발명에 따르면, 네트워크 온 칩 상에서 동일한 데이터를 받기를 원하는 IP들에게 여러 번의 데이터 전송 없이 동시에 동일한 패킷을 전송할 수 있으므로, 데이터 전송에 필요한 총 싸이클 수와 에너지를 최소화 할 수 있다.
네트워크 온 칩(Network-on-Chip), 멀티캐스팅(Multi-casting), 브로드캐스 팅(broad-casting), 패킷, 라우터, 라우팅-
8.发明公开뉴로-퍼지 시스템과 병렬처리 프로세서가 결합된, 파이프라이닝 컴퓨터 시스템, 이를 이용하여 영상에서 물체를 인식하는 방법 및 장치 无效管理计算机系统组合神经 - 疲劳系统和并行处理器，使用计算机系统在图像中识别对象的方法和装置
公开(公告)号：KR1020110037184A
公开(公告)日：2011-04-13
申请号：KR1020090094496
申请日：2009-10-06
Applicant: 한국과학기술원
CPC classification number: G06F9/3877 , G06F9/3851 , G06F9/5077 , G06F12/0831 , G06F12/0835 , G06F12/0862 , G06F13/364 , G06F15/161
Abstract: PURPOSE: A pipelining computer system which a neuro fuzzy system and a parallel processing processor are combined is provided to realize pipelining by performing a parallel processing only in a processor which needs parallel process of limited data among input data which applied the nero network technique and fuzzy technique. CONSTITUTION: A neuro-fuzzy system(110) includes at least two among a neural network block(111), a fuzzy logic block(112) and a neuro-fuzzy block. A network on chip(130) performs data communication among the neuro-fuzzy system, and the parallel processor(120) and power supply apparatus. Proportionally to an output data quantity, a task scheduler determines the number of a processing unit(121) for data process. The task scheduler distributes the data into a determined processing unit.
Abstract translation: 目的：提供神经模糊系统和并行处理处理器组合的流水线计算机系统，通过仅在需要并行处理有限数据的处理器中执行并行处理来实现流水线，该处理器应用了Nero网络技术和模糊的输入数据 技术。 构成：神经 - 模糊系统（110）包括神经网络块（111），模糊逻辑块（112）和神经 - 模糊块中的至少两个。 片上网络130在神经模糊系统与并行处理器120和电源装置之间进行数据通信。 与任一输出数据量成比例地，任务调度器确定用于数据处理的处理单元（121）的编号。 任务调度器将数据分配到确定的处理单元中。
-
公开(公告)号：KR101027906B1
公开(公告)日：2011-04-12
申请号：KR1020090036841
申请日：2009-04-28
Applicant: 한국과학기술원
CPC classification number: G06K9/00986 , G06K9/4671
Abstract: 본 발명은 영상 처리 기술에 관한 것으로, 보다 구체적으로는 영상에서 복수개의 물체를 감지하고 물체의 종류를 인식하는 기술에 관한 것이다.
전술한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 물체 인식 방법은, 물체 인식 장치에 입력된 입력 영상에서 복수의 물체를 동시에 감지하고 물체의 종류를 인식하는 물체 인식 방법으로서, (a) 시각 인식 엔진을 이용하여 입력 영상에서 상기 물체를 감지하고, 입력 영상에서 각 물체의 위치와 관심 영역을 계산하는 시각 인식 단계; (b) 상기 관심 영역에 대해서 복수의 SIMD(Single Instruction Multiple Data) 형태의 프로세싱 유닛을 이용하여 각 물체의 특징점을 추출하고 기술 벡터를 생성하기 위한 병렬 처리 연산을 수행하는 병렬 처리단계; (c) 물체 결정 프로세서를 이용하여 상기 기술 벡터를 물체 데이터베이스와 매칭하여 물체의 종류를 판별하는 물체 결정단계; 및 (d) 상기 시각 인식 단계, 병렬 처리단계 및 물체 결정단계의 수행시간이 소정의 범위 내의 차이를 갖도록 상기 병렬 처리단계 및 상기 물체 결정단계의 수행시간을 조절하는 단계를 포함한다.
물체 인식, 3단 파이프라이닝, 병렬처리 프로세서, 고성능, 저전력, 파워 도메인 관리-
公开(公告)号：KR1020100118163A
公开(公告)日：2010-11-05
申请号：KR1020090036843
申请日：2009-04-28
Applicant: 한국과학기술원
CPC classification number: G06F7/02
Abstract: PURPOSE: A binary number comparator is provided to reduce the number of transistors necessary for number comparison and improve the operating speed thereof by comparing the sizes of plural binary numbers at one time. CONSTITUTION: Bit size comparators(511-518) compare the corresponding bits of plural comparison target numbers by bit, and a judgment unit(520) selects a maximal comparison target numbers by receiving comparison results from the bit size comparators in the order of LSB(Least Significant Bit) in an MSB(Most Significant Bit). The bit size comparators includes bit logic operators(511-1 to 511-4). The bit logic operators compare the bits of the comparison target numbers with the bits of the rest comparison target numbers.
Abstract translation: 目的：提供二进制数比较器，以减少数字比较所需的晶体管数量，并通过一次比较多个二进制数的大小来提高其运算速度。 构成：比特大小比较器（511-518）通过比较多个比较目标数字的相应比特，并且判断单元（520）通过从比特大小比较器接收比特结果（LSB）的顺序来选择最大比较目标号码 最低有效位）。 比特大小比较器包括位逻辑运算符（511-1至511-4）。 比特逻辑运算符将比较目标数字的比特与其余比较目标数的比特进行比较。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.03 seconds)
