公开(公告)号：KR1020150052678A

公开(公告)日：2015-05-14

申请号：KR1020130134384

申请日：2013-11-06

Applicant: 한국과학기술원

Inventor： 류승탁 ,  민기정 ,  김종인

IPC: H03M1/12

CPC classification number: H03M1/0624 ,  H03M1/1009 ,  H03M1/122 ,  H03M1/141 ,  H03M2201/62 ,  H03M2201/6309 ,  H03M2201/718

Abstract: 기설정기울기의램프신호를생성하는램프신호생성부; 복수개의제 1 래치를구비하고, 각제 1 래치는상기아날로그신호에대응되는아날로그입력전압및 각기준전압을입력받고제 1 클록에따라두 전압차이를증폭하여제 1 차동 (+)출력과제 1 차동 (-)출력을출력하는제 1 래치단; 복수개의제 2 래치를구비하고, 하나의제 1 래치의차동출력을각각 (+),(-)입력단으로입력받는제 2 래치및 어느하나의제 1 래치의제 1 차동 (-)출력과상기제 1 래치의기준전압과인접한낮은기준전압을수신하는인접제 1 래치의제 1 차동 (+)출력을각각 (+),(-)단자로입력받는제 2 래치를포함하는제 2 래치단; 입력받은상기램프신호를기준으로복수개의제 2 차동출력신호를동일한길이의복수개구간으로나누고기설정주파수의클록신호를생성하여각 제 2 차동출력이변하는시점사이의간격이일정한지여부를확인하는클록신호확인부; 및상기클록신호확인부에서클록개수확인값을수신하고상기제 1 클록에대비하여상기제 2 클록의지연시간값을반복조절해서상기제 2 클록을생성하는제 2 클록위상변화부를포함하는아날로그디지털변환기를제공한다.

Abstract translation: 提供了一种模数转换器，包括：斜坡信号产生单元，其产生具有预设等级的斜坡信号; 具有多个第一锁存器的第一锁存端，每个第一锁存器接收对应于模拟信号和每个参考电压的模拟输入电压，并且根据第一时钟放大两个电压之间的差以产生第一差分（+ ）输出和第一差分（ - ）输出; 第二锁存端具有多个第二锁存器，并且包括通过（+）和（ - ）输入端中的每一个接收一个第一锁存器的差分输出的第二锁存器，以及接收一个第一锁存器的第一锁存器的第一差分输出 通过（+）和（ - ）端分别接收相邻第一锁存器的第一差分（+）输出，其接收与第一锁存器的参考电压相邻的低参考电压; 时钟信号确认单元，根据输入的斜坡信号将多个第二差分输出信号分成多个具有相同长度的部分，产生具有预设频率的时钟信号，以检查每个第二差分输出端之间的时间点之间的间隙 改变是正常的 以及第二时钟相位改变单元，其从所述时钟信号检查单元接收时钟计数检查值，并通过相对于所述第一时钟重复地调整所述第二时钟的时间延迟值来产生所述第二时钟。

公开(公告)号：KR1020150052686A

公开(公告)日：2015-05-14

申请号：KR1020130134406

申请日：2013-11-06

Applicant: 한국과학기술원

Inventor： 류승탁 ,  김종인 ,  민기정

IPC: H03M1/12

CPC classification number: H03M1/122 ,  H03M1/002 ,  H03M1/203 ,  H03M2201/62 ,  H03M2201/6309 ,  H03M2201/718

Abstract: 복수개의제 1 래치를구비하고, 각제 1 래치는상기아날로그신호에대응되는아날로그입력전압및 각기준전압을입력받고제 1 클록에따라두 전압차이를증폭하여제 1 차동 (+)출력과제 1 차동 (-)출력을출력하는제 1 래치단; 복수개의제 2 래치를구비하고, 하나의제 1 래치의차동출력을각각 (+),(-)입력단으로입력받는제 2 래치및 어느하나의제 1 래치의제 1 차동 (-)출력과상기제 1 래치의기준전압과인접한낮은기준전압을수신하는인접제 1 래치의제 1 차동 (+)출력을각각 (+),(-)단자로입력받는제 2 래치를포함하는제 2 래치단; 및복수개의 SR래치를구비하고, 어느하나의제 2 래치의 (-)출력값과상기어느하나의제 2 래치의인접한하위제 2 래치의 (+)출력값을수신하여인터폴레이션출력을생성하는제 3 SR 래치단을포함하는아날로그디지털변환기를제공한다.

Abstract translation: 提供了一种模拟数字转换器。 模拟数字转换器包括：第一锁存器，其包括第一锁存器，并且每个第一锁存器接收对应于模拟信号和每个参考电压的模拟输入电压，根据第一时钟放大两个电压之间的差，并输出 第一差分（+）输出和第一差分（ - ）输出; 第二锁存器，其具有从（+）和（ - ）输入端接收第一锁存器的差分输出的第二锁存器和接收第一锁存器的第一差分（ - ）输出和第一差分（+ ）输出接收低参考电压的相邻第一锁存器和第一锁存器的参考电压; 以及第三SR锁存器，其包括SR锁存器，并通过接收第二锁存器的（ - ）输出值和与第二锁存器相邻的下部第二锁存器的（+）输出值产生插值输出。

公开(公告)号：KR1020150072972A

公开(公告)日：2015-06-30

申请号：KR1020130160711

申请日：2013-12-20

Applicant: 한국과학기술원

Inventor： 류승탁 ,  김종인 ,  민기정

IPC: H03M1/12

CPC classification number: H03M1/1009 ,  H03M1/002 ,  H03M1/202 ,  H03M2201/61 ,  H03M2201/6309 ,  H03M2201/718

Abstract: 복수개의제 1 래치를구비하고, 각제 1 래치는상기아날로그신호에대응되는아날로그입력전압및 각기준전압을입력받고제 1 클록에따라두 전압차이를증폭하여제 1 차동 (+)출력과제 1 차동 (-)출력을출력하는제 1 래치단; 복수개의제 2 래치를구비하고, 하나의제 1 래치의차동출력을각각 (+),(-)입력단으로입력받고제 2 클록에따라두 전압차이를증폭하여제 2 차동 (+)출력과 (-)출력을출력하는제 2 래치및 어느하나의제 1 래치의제 1 차동 (-)출력과상기제 1 래치의기준전압과인접한낮은기준전압을수신하는인접제 1 래치의제 1 차동 (+)출력을각각 (+),(-)단자로입력받고제 2 클록에따라두 전압차이를증폭하여제 2 차동 (+)출력과 (-)출력을출력하는제 2 래치를포함하는제 2 래치단; 어느하나의제 2 래치의 (-)출력값과상기어느하나의제 2 래치의인접한하위제 2 래치의 (+)출력값을수신하여 High신호또는 Low신호의인터폴레이션출력을생성하는제 3 SR 래치를포함하는제 3 SR 래치단; 및상기제 3 SR 래치에대응되는아날로그입력전압이상기제 1 래치에입력되면상기제 3 SR 래치의출력을수신하여상기출력이상기 Low신호인경우에는상기제 1 클록에대비하여상기제 2 클록의지연시간이짧아지고상기출력이상기 High신호인경우에는상기제 1 클록에대비하여상기제 2 클록의지연시간이길어지도록조절하는제 2 클록조절회로부를포함하는클록캘리브레이션장치를제공한다.

Abstract translation: 提供了一种时钟校准装置，包括：具有多个第一锁存器的第一锁存端，接收与模拟信号和标准电压相对应的模拟输入电压，根据第一时钟放大电压之间的不同，并输出第一 差分（+）输出和第一差分（ - ）输出; 第二锁存端具有多个第二锁存器，并且包括第二锁存器，其接收通过（+）和（ - ）输入端的第一锁存器的差分输出，并通过放大一个输出端输出第二差分（+）输出和（ - ）输出 根据第二时钟的电压之间的差异，并且还包括接收第一锁存器的第一差分（ - ）输出的第二锁存器和相邻的第一锁存器的第一差分（+）输出，其接收与标准相邻的较低标准电压 分别通过（+）和（ - ）结束第一电压的电压，并且通过根据第二时钟放大不同的电压来输出第二（+）输出和（ - ）输出; 第三SR锁存器端包括接收第二锁存器的（ - ）输出值的第三SR锁存器和与第二锁存器相邻的下部第二锁存器的（+）输出值，并产生高信号或低电平的内插输出 信号; 以及第二时钟调整电路单元，当与所述第三SR锁存器相对应的模拟输入电压被输入到所述第一锁存器时，所述第二时钟调节电路单元接收所述第三SR锁存器的输出，其中当所述第一时钟的输出 是低信号，并且当输出为高信号时，与第一时钟相比，第二时钟的延迟时间变长。