-
公开(公告)号：KR100543239B1
公开(公告)日：2006-01-20
申请号：KR1020050067317
申请日：2005-07-25
Applicant: 한국과학기술원
IPC: H01G4/12
Abstract: 본 발명의 내장형 커패시터용 폴리머/세라믹 복합 페이스트를 이용한 커패시터 제조방법은 유기 기판상에 스크린 프린팅 방법으로 도포하여 180 ~ 200℃의 온도로 경화시켜 유전체층을 형성할 수 있는 내장형 커패시터용 폴리머/세라믹 복합 페이스트와 하부전극층이 증착된 유기 기판을 마련하는 단계와; 패터닝된 마스크를 이용하여 폴리머/세라믹 복합 페이스트를 하부전극층 상의 소정영역에 스크린 프린팅 방법으로 직접 도포하는 단계와; 도포된 폴리머/세라믹 복합 페이스트에 180 ~ 200℃의 온도로 가열하고 가압하여 폴리머/세라믹 복합 페이스트를 경화시키면서 평탄화시키는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 폴리머/세라믹 복합 페이스트를 스크린 프린팅 방법으로 도포함으로써 원하는 부분에 국부적으로 20㎛ 이하의 두께를 갖는 폴리머/세라믹 복합 유전체층을 형성할 수 있으므로 원하지 않는 부분에 커패시터가 형성됨으로써 발생하는 전기적 기생성분을 줄일 수 있고, 경화시키면서 가압하여 평탄화된 유전체층을 얻을 수 있으므로 커패시턴스의 오차를 줄일 수 있다.
내장형, 커패시터, 유전체, 폴리머, 세라믹, 스크린 프린팅, 평탄화-
公开(公告)号：KR1020050080751A
公开(公告)日：2005-08-17
申请号：KR1020050067317
申请日：2005-07-25
Applicant: 한국과학기술원
IPC: H01G4/12
Abstract: 본 발명의 내장형 커패시터용 폴리머/세라믹 복합 페이스트를 이용한 커패시터 제조방법은 기판상에 스크린 프린팅 방법으로 도포하여 180~200℃의 온도로 경화시켜 유전체층을 형성할 수 있는 내장형 커패시터용 폴리머/세라믹 복합 페이스트와 하부전극층이 증착된 기판을 마련하는 단계와; 패터닝된 마스크를 이용하여 폴리머/세라믹 복합 페이스트를 하부전극층 상의 소정영역에 스크린 프린팅 방법으로 직접 도포하는 단계와; 도포된 폴리머/세라믹 복합 페이스트에 180~200℃의 온도로 가열하고 가압하여 폴리머/세라믹 복합 페이스트를 경화시키면서 평탄화시키는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 폴리머/세라믹 복합 페이스트를 스크린 프린팅 방법으로 도포함으로써 원하는 부분에 국부적으로 20㎛ 이하의 두께를 갖는 폴리머/세라믹 복합 유전체층을 형성할 수 있으므로 원하지 않는 부분에 커패시터가 형성됨으로써 발생하는 전기적 기생성분을 줄일 수 있고, 경화시키면서 가압하여 평탄화된 유전체층을 얻을 수 있으므로 커패시턴스의 오차를 줄일 수 있다.
-
公开(公告)号：KR1020160116925A
公开(公告)日：2016-10-10
申请号：KR1020150045358
申请日：2015-03-31
Abstract: 검사장치는피검체의목표지점또는목표지점으로부터미리설정된거리만큼떨어진계측지점에레이저를조사하는레이저조사부, 목표지점에레이저가조사된경우, 계측지점에서의정방향계측데이터를생성하고, 계측지점에레이저가조사된경우, 목표지점에서의역방향계측데이터를생성하는계측부, 및정방향계측데이터와역방향계측데이터의자기상관도및 상호상관도에기초하여피검체의결함을판단하는신호처리부를포함한다.
-
公开(公告)号：KR100759858B1
公开(公告)日：2007-10-01
申请号：KR1020060037232
申请日：2006-04-25
Applicant: 한국과학기술원
IPC: H01L21/52
Abstract: A method for manufacturing a wafer level package having an adhesive layer without containing bubbles is provided to prevent the reliability of a flip chip junction from being degraded by reducing remarkably bubbles which are trapped between a chip and a substrate caused by surface winding. A method for manufacturing a wafer level package comprises following steps. A paste or a solution type adhesive is coated on a wafer on which a bump is formed. The paste and the solution type adhesive layer are laminated by coating a film adhesive. A dicing process is performed to each unit chip.
Abstract translation: 提供一种制造具有不含气泡的粘合剂层的晶片级封装的方法，以防止由于表面缠绕而引起的芯片和基板之间的捕获而引起的气泡的显着减少，从而防止了倒装芯片结的可靠性降低。 制造晶片级封装的方法包括以下步骤。 将糊剂或溶液型粘合剂涂布在其上形成有凸块的晶片上。 通过涂布薄膜粘合剂层压糊剂和溶液型粘合剂层。 对每个单元芯片执行切割处理。
-
Patent Agency Ranking
公开(公告)号：KR100738652B1
公开(公告)日：2007-07-11
申请号：KR1020050081886
申请日：2005-09-02
Applicant: 한국과학기술원
IPC: H01G4/12
Abstract: 본 발명은 폴리머/세라믹 복합체를 이용하여 내장형 커패시터를 제조하는 방법에 관한 것으로, 보다 상세하게는 폴리머/세라믹 복합재료 필름 또는 페이스트를 커패시터의 유전체 층으로 삼되 제조된 커패시터의 두께 편차가 작고 두께를 정밀하고 균일하게 조절할 수 있는 내장형 커패시터 제조 방법에 관한 것이며, 특히 스페이서를 사용하여 커패시터의 두께 편차를 보다 용이하게 줄이고 커패시터의 두께를 보다 정밀하게 조절할 수 있다.
내장형 커패시터, 폴리머/세라믹 복합체, 스페이서, 두께 편차-
公开(公告)号：KR100821962B1
公开(公告)日：2008-04-15
申请号：KR1020070059918
申请日：2007-06-19
Applicant: 한국과학기술원
CPC classification number: H01L2224/73104 , H01L2224/83191 , H01L2924/07811 , H01L2924/00
Abstract: A method for fabricating a wafer-level flip-chip package using an ACF/NCA solution is provided to effective suppress shadow effect by directly coating a material of a solution stage having a composition of an ACA(anisotropic conductive adhesive) film or NCA(non-conductive adhesive) film on a wafer. After a mixture solution including insulation polymer resin, a hardening agent and an organic solvent is deposited on a wafer(100) with a non-solder bump(113), the deposited mixture solution(115) is dried to transform the mixture deposited on the wafer into a B-stage. The dried wafer is diced into individual chips. After the diced semiconductor chips(200) are aligned with an electrode of a substrate(300), heat and pressure is applied to perform a flip-chip bonding process. The mixture solution can include a conductive particle having 5~20 weight percent with respect to the insulation polymer resin.
Abstract translation: 提供使用ACF / NCA溶液制造晶片级倒装芯片封装的方法，以通过直接涂覆具有ACA（各向异性导电粘合剂）膜或NCA（非对称性）膜的组成的溶液级的材料来有效抑制阴影效应， 导电粘合剂）膜。 在包含绝缘聚合物树脂，硬化剂和有机溶剂的混合溶液在非焊料凸块（113）上沉积在晶片（100）上之后，将沉积的混合溶液（115）干燥以将沉积在 晶圆进入B阶段。 将干燥的晶片切成单独的芯片。 在切割的半导体芯片（200）与基板（300）的电极对准之后，施加热和压力以执行倒装芯片接合工艺。 混合溶液可以包括相对于绝缘聚合物树脂具有5〜20重量％的导电颗粒。
-
公开(公告)号：KR1020070025578A
公开(公告)日：2007-03-08
申请号：KR1020050081886
申请日：2005-09-02
Applicant: 한국과학기술원
IPC: H01G4/12
Abstract: A method for fabricating an embedded capacitor is provided to control thickness precisely and to have low thickness deviation by using a polymer/ceramic compound material film or a paste. A bottom plate(103) attached with a bottom electrode(102) and a top substrate(105) attached with a top electrode(104) are prepared. A polymer/ceramic compound(101) is coated on the plane where the bottom electrode of the bottom substrate is attached. A spacer(106) is intervened between the bottom substrate and the top substrate. The top substrate is bonded to the polymer/ceramic compound. The polymer/ceramic compound for an embedded capacitor is compressed and hardened between the bottom substrate and the top substrate by applying heat and pressure.
Abstract translation: 提供一种制造嵌入式电容器的方法，通过使用聚合物/陶瓷复合材料膜或糊料来精确控制厚度并具有低厚度偏差。 准备附着有底部电极（102）的底板（103）和附着有顶部电极（104）的顶部基板（105）。 将聚合物/陶瓷化合物（101）涂覆在底部基板的底部电极附着的平面上。 间隔件（106）介于底部基板和顶部基板之间。 顶层基材与聚合物/陶瓷化合物结合。 用于嵌入式电容器的聚合物/陶瓷化合物通过施加热和压力而在底部基板和顶部基板之间被压缩和硬化。
-
8.发明公开내장형 커패시터용 폴리머/세라믹 복합 페이스트 및 이를이용한 커패시터 제조방법 无效用于内置电容器的聚合物/陶瓷复合材料和通过使用丝网印刷工艺在所需部分中形成具有均匀厚度的电介质层制造电容器的方法
公开(公告)号：KR1020050019214A
公开(公告)日：2005-03-03
申请号：KR1020030056851
申请日：2003-08-18
Applicant: 한국과학기술원
IPC: H01G4/12
CPC classification number: H01G4/206 , H05K1/162 , H05K2201/0209 , Y10T29/417 , Y10T428/24917 , Y10T428/31511
Abstract: PURPOSE: A polymer/ceramic composite paste and a method for manufacturing a capacitor are provided to reduce electric parasitic components and error of capacitance by forming a dielectric layer having a uniform thickness only in a desired portion. CONSTITUTION: A polymer/ceramic composite paste(100) comprises an organic solvent; and ceramic powder(111,112), a polymer, and a hardening agent. The ceramic powder has particle diameters of 20§, and is dispersed in the organic solvent. A method for manufacturing a capacitor comprises a step of preparing a substrate on which a polymer/ceramic composite paste and a lower electrode layer are deposited; a step of depositing the polymer/ceramic composite paste on the lower electrode layer through a screen printing process; and a step of hardening and flattening the deposited polymer/ceramic composite paste by applying heat and pressure to the polymer/ceramic composite paste.
Abstract translation: 目的：提供聚合物/陶瓷复合糊剂和制造电容器的方法，以通过仅在期望的部分形成具有均匀厚度的电介质层来减少电子寄生成分和电容误差。 构成：聚合物/陶瓷复合浆料（100）包含有机溶剂; 和陶瓷粉末（111,112），聚合物和硬化剂。 陶瓷粉末的粒径为20微米，分散在有机溶剂中。 制造电容器的方法包括：准备沉积有聚合物/陶瓷复合糊剂和下电极层的基材的工序; 通过丝网印刷工艺将聚合物/陶瓷复合浆料沉积在下电极层上的步骤; 以及通过向聚合物/陶瓷复合浆料施加热和压力来硬化和平坦化沉积的聚合物/陶瓷复合浆料的步骤。
-
公开(公告)号：KR100838647B1
公开(公告)日：2008-06-16
申请号：KR1020070073637
申请日：2007-07-23
Applicant: 한국과학기술원
IPC: H01L21/60
CPC classification number: H01L21/563 , H01L24/29 , H01L24/83 , H01L2224/05571 , H01L2224/05573 , H01L2224/13144 , H01L2224/13147 , H01L2224/16225 , H01L2224/274 , H01L2224/2919 , H01L2224/32225 , H01L2224/73203 , H01L2224/73204 , H01L2224/83191 , H01L2224/83203 , H01L2224/83205 , H01L2224/83851 , H01L2224/83856 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/0665 , H01L2924/07802 , H01L2924/0781 , H01L2924/07811 , H01L2924/14 , H01L2924/00 , H01L2224/05599
Abstract: A method for fabricating a wafer-level flip chip package is provided to suppress shadow effects by using ACA(Anisotropic Conductive Adhesives) for easily adjusting coating thickness and NCA(Non-Conductive Adhesives), for achieving high selectivity in electrical connections while stabilizing a bonding process. A method for fabricating a wafer-level flip chip package comprises the steps of: forming a non-conductive layer(115) by coating and drying non-conductive mixture solution containing insulating polymer resin, hardener, and organic solvent onto a wafer(100) on which a non-solder bump(113) is formed; forming an anisotropic conductive layer(116) by coating and drying conductive mixture solution containing insulating polymer resin, hardener, organic solvent, and conductive materials onto the non-conductive layer; dicing the wafer coated with the non-conductive layer and anisotropic conductive layer to form individual semiconductor chips(200); and subjecting the individual semiconductor chip to a flip-chip bonding in alignment with an electrode of a substrate.
Abstract translation: 提供了一种制造晶片级倒装芯片封装的方法，以通过使用ACA（各向异性导电粘合剂）来容易地调节涂层厚度和NCA（非导电粘合剂）来抑制阴影效应，从而在稳定接合的同时实现电连接的高选择性 处理。 一种制造晶片级倒装芯片封装的方法，包括以下步骤：通过将含有绝缘聚合物树脂，硬化剂和有机溶剂的非导电混合溶液涂布并干燥到晶片（100）上而形成非导电层（115） 在其上形成非焊料凸块（113）; 通过将包含绝缘聚合物树脂，固化剂，有机溶剂和导电材料的导电混合物溶液涂布并干燥到非导电层上，形成各向异性导电层（116） 对涂覆有非导电层和各向异性导电层的晶片进行切割以形成单独的半导体芯片（200）; 以及对单个半导体芯片进行与衬底的电极对准的倒装芯片接合。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.02 seconds)
