-
公开(公告)号：KR100144821B1
公开(公告)日：1998-07-01
申请号：KR1019940010636
申请日：1994-05-16
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/8252
Abstract: 본 발명은 저전원전압으로 작동가능한 갈륨비소 반도체전력소자의 제조방법에 관한 것으로서, 그 제조방법은 반절연갈륨비소기판(70)상에 도핑되지 않은 제1갈륨비소버퍼층(10A)을 형성하는 공정과; 상기 제1갈륨비소버퍼층(10A)상에 초격자층(80)을 형성하는 공정과; 상기 제1갈륨비소버퍼층과 동일한 물질로 이루어진 도핑되지 않은 제2갈륨비소버퍼층(10B)을 상기 초격자층(80)상에 형성하는 공정과; 상기 제2갈륨비소버퍼층(10B)상에 채널층(20)을 형성하는 공정과; 상기 채널층(20)상에 표면보호막(30)을 형성하는 공정과; 상기 표면보호막(30)을 선택적으로 제거하여 소오스/드레인형성용 콘택트홀을 형성하고 그리고 이 콘택트홀내에 오믹접촉층을 형성하는 공정과; 상기 채널층(20)의 일정 깊이까지 식각하여 게이트형성용 콘택트홀을 형성하는 공정과; 상기 게이트형성용 콘택트홀내에 게이트(50)를 형성하고 이와 동시에 상기 오믹접촉층상에 소오스/드레인전극을 형성하는 공정과; 상기 소오스/드레인전극의 상부표면만 노출되도록 소정패턴의 제1실리콘나이트라이드막(90A)을 도포하는 공정과; 상기 소오스/드레인전극상에만 금도금층을 형성하는 공정과; 상기 게이트, 소오스/드레인의 모두를 덮는 제2실리콘나이트라이드막(90B)를 도포하는 공정 및; 상기 반절연갈륨비소기판(70)의 이면에 금도금층(100)을 형성하는 공정을 포함한다. 이 반도체전력소자는 기판위에 있는 버퍼층과 채널층사이에 초격자층이 형성되어 있기 때문에 기판과 버퍼층사이의 계면에 있는 기생캐리어가 채널층으로 유입되는 것을 방지할 수 있다.
-
公开(公告)号：KR1019950034817A
公开(公告)日：1995-12-28
申请号：KR1019940010636
申请日：1994-05-16
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/8252
-
公开(公告)号：KR1019950030395A
公开(公告)日：1995-11-24
申请号：KR1019940007848
申请日：1994-04-14
Applicant: 한국전자통신연구원
IPC: H01L29/80
Abstract: 본 발명은 금속-반도체 전계효과 트랜지스터(MESFET), 고전자 이동도(High Electron Mobility)트랜지스터, 이종결합 바이폴라 트랜지스터(Heterostructure Bipolar Transistor)등과 같은 갈륨비소 화합물 반도체 소자의 소오스 전극 및 드레인 전극의 형성을 위한 금속층의 표면 모폴로지(surface morphology)를 개선시킬수 있는 방법에 관한 것으로, 종래의 기술에 따른 소자제작시 공기방울(ball-up)이 채널층의 가장자리에 형성되는 경우 갈륨비소 채널층과 공기방울의 높이 사이에 생기는 단차에 의해, 다음에 수행되는 게이트 전극의 형성을 위한 리소라피 공정에 있어서, 공전조건이 바뀌거나 미세게이트 패턴을 형성하는 것이 어렵고, 열처리시 공기방울에 의해 소오스(또는, 드레인)와 게이트 사이의 간격이 좁아져 쇼트되는 현상이 발생하여 소자의 수율감소와 초래되는 문 를 해결하기 위한 것으로, 소오스 전극 및 드레인 전극의 형성을 위한 감광막의 패턴을 형성하고, 사용하여 AuGe와 Ni를 20∼300nm정도 두께와 5∼100nm정도의 두께로 각각 증착하여 2층의 AuGe층(4)/Ni층(5)을 형성하는 것이 특징이다.
-
-
-
Patent Agency Ranking
公开(公告)号：KR1019950021226A
公开(公告)日：1995-07-26
申请号：KR1019930029633
申请日：1993-12-24
Applicant: 한국전자통신연구원
IPC: H01L21/3205
Abstract: 본 발명은 에어브리지(airbridge)형성을 위한 금도금융 박막전도체증 구조에 관한 것으로서 종래 기술은 금속층과 도금된 층과의 접착력이 약하고, 크롬/금, 티타늄/금 등의 2층 구조로서 도금층의 두께 조절이 어려운 문제점을 해결하기 위하여 본 발명은 에어브리지 형성을 위한 도금용 박막 전도체증(3)이 접착력증(6)과, 전도체증(7)과 표면보호층(8)의 3층 구조로 형성되되, 이 중 접착력층(6)이 크롬 또는 티타늄, 전도체증(7)이 니켈, 표면보호층(8)이 금으로 된 구조를 제공함으로써 금속박막이 깨끗한 표면으로 될 수 있다.
-
公开(公告)号：KR1019970002438B1
公开(公告)日：1997-03-05
申请号：KR1019930029633
申请日：1993-12-24
Applicant: 한국전자통신연구원
IPC: H01L21/3205
Abstract: A thin film conductive layer structure for gold plating for the purpose of forming an airbridge is provided, which is constructed in such a manner that a metal pad layer 1 is formed using a first resist layer 2, a thin film conductive layer 3 is formed on the overall surface of a wafer, a second resist layer 4 is coated on a predetermined portion of the first resist layer 2, a gold-plating layer 5 is formed on a predetermined portion where the second resist layer 4 is not coated, and the resist layers 2 and 4 and thin film conductive layer 3 are removed. The thin film conductive layer 3 is configured of a three-level structure and includes an adhesion layer 6, made of Cr or Ti, for increasing the adhesive strength between the gold-plating layer 5 and first resist layer 2, a conductive layer 7, made of Ni, having a predetermined thickness of above 100 angstrom, to be used in plating, and a surface protection layer 8, made of Au with a thickness of below 50 angstrom, for preventing the native oxide layer being formed on thethin film conductive layer.
Abstract translation: 提供了一种用于形成空气桥的用于镀金的薄膜导电层结构，其以使用第一抗蚀剂层2形成金属焊盘层1的方式构造，在 晶片的整个表面，第二抗蚀剂层4涂覆在第一抗蚀剂层2的预定部分上，在未涂覆第二抗蚀剂层4的预定部分上形成镀金层5，并且抗蚀剂 层2和4以及薄膜导电层3被去除。 薄膜导电层3由三层结构构成，并且包括由Cr或Ti制成的用于增加镀金层5和第一抗蚀剂层2之间的粘合强度的粘合层6，导电层7， 由具有预定厚度的100埃以上的Ni制成，用于电镀，以及由Au制成的厚度低于50埃的表面保护层8，用于防止在该导电层上形成的天然氧化物层 。
-
公开(公告)号：KR1019970001888B1
公开(公告)日：1997-02-18
申请号：KR1019930026305
申请日：1993-12-03
Applicant: 한국전자통신연구원
IPC: H01L23/34
Abstract: A method for thermal emitting of electric power FET(field effect transistor) for micro wave is disclosed. The method for thermal emitting of electric power FET(field effect transistor) for micro wave comprises the steps of: a) forming a photoresist(22) and deposing the etching mask(11); b) etching a lower portion of a channel layer using the channel etching mask(11) to a predetermined thickness; c) removing the channel etching mask(11); d) depositing titanium and base metal(55) to a predetermined thickness; e) forming a photoresist(22) for filling an only channel layer on the resulting deposited structure; f) forming a filled gold except for the photoresist(22); g) removing the photoresist(22); and h) performing a plating of gold to a predetermined thickness. Thereby, the thermal emitting is effectively achieved compared with the prior art.
Abstract translation: 公开了一种用于微波的功率FET（场效应晶体管）的热发射方法。 用于微波的电功率FET（场效应晶体管）的热发射方法包括以下步骤：a）形成光致抗蚀剂（22）并去除蚀刻掩模（11）; b）使用沟道蚀刻掩模（11）将沟道层的下部蚀刻至预定厚度; c）去除沟道蚀刻掩模（11）; d）将钛和贱金属（55）沉积到预定厚度; e）形成光致抗蚀剂（22），用于填充所得沉积结构上的唯一沟道层; f）除了光致抗蚀剂（22）之外，形成填充的金; g）去除光致抗蚀剂（22）; 和h）进行镀金至预定厚度。 因此，与现有技术相比，有效地实现了热发射。
-
-
公开(公告)号：KR1019950021450A
公开(公告)日：1995-07-26
申请号：KR1019930026305
申请日：1993-12-03
Applicant: 한국전자통신연구원
IPC: H01L23/34
Abstract: 본 발명은 채널층 식각을 통한 마이크로웨이브용 전력FET의 열방출방법에 관한 것으로서, 종래의 사용도중 채널에서 열방출이 효과적이지 못한 문제점을 해결하기 위하여 본 발명은 기간(33)을 연마한 후 감광막(22)을 형성 및 채널층 식각을 위한 비어홀 마스크(11)를 상부에 위치하는 공정(가)과, 상기 비어홀 마스크(11)를 이용하여 식각을 한 후 상기 감광막(22)을 제거하는 공정(나)과, 상기 채널중 아랫부분의 바닥에 소정의 금속(55)을 소정 두께로 증각하는 공정(다)과, 상기 채널층부분만을 금으로 재충진하기 위해 감광막(22)마스크를 형성하는 공정(라)과, 상기 감광막(22)마스크를 제외한 부분에 소정두께로 금(55)을 도금하여 재충진하는 공정 (마)과, 상기 감광막(22)마스크를 제거한 후 전면을 도금하는 공정(마)로 구성 되어 보다 효율적으로 열을 방출 킬 수 있는 장점이 있다
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.018 seconds)
