-
Patent Agency Ranking
公开(公告)号：KR1019990050432A
公开(公告)日：1999-07-05
申请号：KR1019970069551
申请日：1997-12-17
Applicant: 한국전자통신연구원
IPC: H04B1/00
Abstract: 본 발명은 피드백을 이용한 MMIC 캐스코드 혼합기에 관한 것으로, 특히, 특히 무선통신 및 광통신에 사용되는 피드백을 이용한 MMIC 캐스코드 혼합기에 관한 것이다. 본 발명의 목적은 주파수 대역폭과 안정도를 향상하면서도 웨이퍼의 소요 면적을 절약하여 신뢰성이 증대되고 제작비용을 절감할 수 있는 피드백을 이용한 MMIC 캐스코드 혼합기를 제공하는 데에 있다. 본 발명의 피드백을 이용한 MMIC 캐스코드 혼합기는 게이트에 국부 발진기의 입력신호가 인가되고 드레인에서 주파수 변조된 중간 주파수를 얻는 제 1FET 및 게이트에 RF 주파수의 입력신호가 인가되는 제 2FET와, 상기 제 1FET의 게이트와 드레인 사이에 피드백으로 연결되어 상기 국부 발진기의 입력신호와 상기 중간 주파수의 출력신호에 대한 주파수 대역폭을 넓히고 회로의 안정도를 증가시키는 제 1안정수단과, 상기 제 2FET의 게이트와 드레인 사이에 피드백으로 연결되어 상기 RF 주파수의 입력신호와 상기 중간 주파수의 출력신호에 대한 주파수 대역폭을 넓이고 회로의 안정도를 증가시키는 제 2안정수단을 구비한다.
-
-
公开(公告)号：KR1019940001432B1
公开(公告)日：1994-02-23
申请号：KR1019910007061
申请日：1991-05-01
IPC: H04M3/00
Abstract: The apparatus and method is for an electronic exchange to access peripheral equipments with high speed and high reliability. The apparatus includes a processor (1) for accessing peripheral equipments, a mode signal generator (58) for generating a read or a write mode signal, a first shift register (61) connected to the processor and the mode signal generator to delay output signals of the processor and the mode signal generator, an address decoder (59) for sending a selection signal to the processor and a complete signal generator (60), a second shift register (62) connected to the processor, a receive data buffer (64) connected to the processor and the address decoder, a state signal buffer (66) connected to the processor and the address decoder, a state signal generator (65) for analyzing states of the state signal buffer, and a third shift register (63) connected to the receive data buffer (65) and receiver (68).
Abstract translation: 该装置和方法是用于电子交换以高速度和高可靠性访问外围设备。 该装置包括用于访问外围设备的处理器（1），用于产生读取或写入模式信号的模式信号发生器（58），连接到处理器的第一移位寄存器（61）和模式信号发生器，以延迟输出信号 处理器和模式信号发生器的地址解码器（59），用于向处理器发送选择信号和完整的信号发生器（60），连接到处理器的第二移位寄存器（62），接收数据缓冲器 ）连接到处理器和地址解码器，连接到处理器和地址解码器的状态信号缓冲器（66），用于分析状态信号缓冲器的状态的状态信号发生器（65）和第三移位寄存器（63） 连接到接收数据缓冲器（65）和接收器（68）。
-
公开(公告)号：KR100241357B1
公开(公告)日：2000-02-01
申请号：KR1019970069551
申请日：1997-12-17
Applicant: 한국전자통신연구원
IPC: H04B1/00
Abstract: 본 발명은 피드백을 이용한 MMIC 캐스코드 혼합기에 관한 것으로, 특히, 특히 무선통신 및 광통신에 사용되는 피드백을 이용한 MMIC 캐스코드 혼합기에 관한 것이다. 본 발명의 목적은 주파수 대역폭과 안정도를 향상하면서도 웨이퍼의 소요 면적을 절약하여 신뢰성이 증대되고 제작비용을 절감할 수 있는 피드백을 이용한 MMIC 캐스코드 혼합기를 제공하는 데에 있다. 본 발명의 피드백을 이용한 MMIC 캐스코드 혼합기는 게이트에 국부 발진기의 입력신호가 인가되고 드레인에서 주파수 변조된 중간 주파수를 얻는 제 1FET 및 게이트에 RF 주파수의 입력신호가 인가되는 제 2FET와, 상기 제 1FET의 게이트와 드레인 사이에 피드백으로 연결되어 상기 국부 발진기의 입력신호와 상기 중간 주파수의 출력신호에 대한 주파수 대역폭을 넓히고 회로의 안정도를 증가시키는 제 1안정수단과, 상기 제 2FET의 게이트와 드레인 사이에 피드백으로 연결되어 상기 RF 주파수의 입력신호와 상기 중간 주파수의 출력신호에 대한 주파수 대역폭을 넓이고 회로의 안정도를 증가시키는 제 2안정수단을 구비한다.
-
-
-
-
Search Results
5
records
(took 0.017 seconds)
