-
公开(公告)号：KR1019920003854B1
公开(公告)日：1992-05-15
申请号：KR1019890012591
申请日：1989-08-31
Applicant: 한국전자통신연구원
IPC: H03K5/153
Abstract: The high speed clock signal generator generates ultra high frequency pulse or pulse array and adjusts the phases of input clock signals. To form a first stage, clock trigger is applied to selection terminals of multiplexers (3,3a-3m), zero voltage is applied to a first input terminal and a second input terminal of the first multiplexer (3), a first voltage is applied to second input terminals of the multiplexers (3a-3m), and zero source clock signal is applied to clock terminals of flip-flops (4,4a-4m). A second stage has the same structure as the first stage, but a source clock having phase different from the source clock provided to the first stage. An exclusive OR gate (7) connected to the first and the second stage adjusts the phases of input source clock signals.
Abstract translation: 高速时钟信号发生器产生超高频脉冲或脉冲阵列，并调节输入时钟信号的相位。 为了形成第一级，时钟触发被施加到多路复用器（3,3a-3m）的选择端，零电压被施加到第一多路复用器（3）的第一输入端和第二输入端，施加第一电压 到多路复用器（3a-3m）的第二输入端，零源时钟信号施加到触发器（4,4a-4m）的时钟端。 第二级具有与第一级相同的结构，但源时钟具有不同于提供给第一级的源时钟的相位。 连接到第一和第二级的异或门（7）调节输入源时钟信号的相位。
-
-
公开(公告)号：KR1019930002319B1
公开(公告)日：1993-03-29
申请号：KR1019890012067
申请日：1989-08-24
Applicant: 한국전자통신연구원
Abstract: The transistor is mfd. by forming a non-doped Ga-As layer (2) on the semi-insulating substrate (1), forming a non-doped Al-Ga-As layer (3) on the layer (2), forming a silicon impurity-doped Al-Ga-As source layer (4) on the layer (3), forming a non-doped semi- insulating Al-Ga-As layer (5) on the layer (4), forming a silicon impurity-doped Ga-As layer (6) on layer (5), and partially etching the layer (6) to form a short key contact gate (7) on the layer (5) and to form a resistible contact source (8) and drain (9) on the layer (6).
Abstract translation: 晶体管是mfd。 通过在半绝缘性基板（1）上形成非掺杂Ga-As层（2），在层（2）上形成非掺杂Al-Ga-As层（3），形成杂质掺杂硅 在层（3）上形成Al-Ga-As源层（4），在层（4）上形成非掺杂半绝缘Al-Ga-As层（5），形成掺杂硅杂质的Ga-As 在层（5）上的层（6），并且部分地蚀刻层（6）以在层（5）上形成短键接触栅极（7），并且形成可接触的接触源（8）和漏极（9） 层（6）。
-
公开(公告)号：KR1019930000160B1
公开(公告)日：1993-01-09
申请号：KR1019890012590
申请日：1989-08-31
Applicant: 한국전자통신연구원
IPC: G11C29/00
Abstract: The test system having a high speed and a high accuracy comprises: a control signal group (38) controlling the test speed, the input timing and the gathering timing of test results; a controller (31) generating the pattern for testing and storaging the test results; a distributor (34b) and a generator (34a) generating the high speed pulse; a DC voltage control and voltage source (35) generating the test logic type decision signal setting input/output function of test pattern; an input buffer (32) providing the pattern for testing to an object (36); an output buffer (33) providing the test results obtained from the object to the controller (31).
Abstract translation: 具有高速度和高精度的测试系统包括：控制测试速度的控制信号组（38），测试结果的输入定时和收集时间; 产生用于测试和存储测试结果的模式的控制器（31）; 分配器（34b）和产生高速脉冲的发生器（34a）; 产生测试逻辑类型判定信号的直流电压控制和电压源（35），设置测试图案的输入/输出功能; 提供用于测试对象（36）的图案的输入缓冲器（32）; 输出缓冲器（33），其将从对象获得的测试结果提供给控制器（31）。
-
-
Patent Agency Ranking
公开(公告)号：KR1019920005360B1
公开(公告)日：1992-07-02
申请号：KR1019890018296
申请日：1989-12-11
Applicant: 한국전자통신연구원
Abstract: The level shifting circuit using GaAs enhancement and depletion type MESFET has good operating characteristics regardless of the critical voltage variation. The circuit comprises an enhancement type MESFET (J11) for receiving input signal through a gate, a depletion type MESFET (J12) connected to the MESFET (J11), an enhancement type MESFET (J13) connected to the depletion type MESFET (J12), and resisters (R1,R2) for dividing voltage (VSS).
Abstract translation: 使用GaAs增强和耗尽型MESFET的电平移动电路具有良好的工作特性，无论临界电压变化如何。 电路包括用于通过栅极接收输入信号的增强型MESFET（J11），连接到MESFET（J11）的耗尽型MESFET（J12），连接到耗尽型MESFET（J12）的增强型MESFET（J13） 和用于分压（VSS）的电阻（R1，R2）。
-
-
-
-
-
-
Search Results
20
records
(took 0.027 seconds)
