公开(公告)号：KR100568500B1

公开(公告)日：2006-04-07

申请号：KR1020030097263

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 윤선진 ,  임정욱 ,  김용해 ,  손충용 ,  이진호

IPC: H01L29/786 ,  B82Y30/00

Abstract: 본 발명은 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법에 관한 발명이다. 특히 Wurtzite-ZnO 버퍼층을 이용한 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법에 관한 발명이다.
본 발명은 기판 위에 Wurtzite-ZnO 막인 버퍼층을 형성하는 단계, 상기 버퍼층 위에 실리콘층을 형성하는 단계, 및 상기 실리콘층을 폴리실리콘층으로 재결정화하는 단계를 포함하는 폴리실리콘층 형성 방법을 제공한다. 바람직하게, 폴리실리콘층 형성 방법은 버퍼층을 형성한 후에, 부도체인 배리어층을 형성하는 단계를 추가적으로 포함한다. 또한 이를 박막 트랜지스터 제조 방법을 제공한다.
본 발명은 플라스틱, 금속 호일, 유리 등 다소 열에 약한 기판 상에 버퍼층을 형성하고 그 위에서 고온을 요하는 재결정화 공정을 성공적으로 수행할 수 있게 한다는 장점이 있다.
폴리실리콘층(polycrystalline silicon layer), 버퍼층(buffer layer), 배리어층(barrier layer), 우르차이트-산화아연(Wurtzite-ZnO)

公开(公告)号：KR1020040039572A

公开(公告)日：2004-05-12

申请号：KR1020020067684

申请日：2002-11-02

Applicant: 한국전자통신연구원

Inventor： 손충용 ,  이진호 ,  김용해

IPC: H01L29/786

Abstract: PURPOSE: A method for fabricating a TFT(thin film transistor) is provided to obtain high heating efficiency within a short interval of time at a low temperature by performing an activation process by a direct heating method while using microwave. CONSTITUTION: A polysilicon layer is formed in a predetermined portion on a substrate. A gate insulation layer(13) is formed on the polysilicon layer. A gate electrode(14) is formed on the gate insulation layer. Impurities are implanted into a desired portion of the polysilicon layer. The implanted impurities are activated by a microwave heating method.

Abstract translation: 目的：提供一种制造TFT（薄膜晶体管）的方法，通过在使用微波的同时通过直接加热方法进行激活处理，在低温下在短时间内获得高的加热效率。 构成：在基板上的预定部分形成多晶硅层。 在多晶硅层上形成栅极绝缘层（13）。 在栅极绝缘层上形成栅电极（14）。 将杂质注入多晶硅层的所需部分。 植入的杂质通过微波加热法活化。

公开(公告)号：KR1020050066061A

公开(公告)日：2005-06-30

申请号：KR1020030097263

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 윤선진 ,  임정욱 ,  김용해 ,  손충용 ,  이진호

IPC: H01L29/786 ,  B82Y30/00

Abstract: 본 발명은 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법에 관한 발명이다. 특히 Wurtzite-ZnO 버퍼층을 이용한 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법에 관한 발명이다.
본 발명은 기판 위에 Wurtzite-ZnO 막인 버퍼층을 형성하는 단계, 상기 버퍼층 위에 실리콘층을 형성하는 단계, 및 상기 실리콘층을 폴리실리콘층으로 재결정화하는 단계를 포함하는 폴리실리콘층 형성 방법을 제공한다. 바람직하게, 폴리실리콘층 형성 방법은 버퍼층을 형성한 후에, 부도체인 배리어층을 형성하는 단계를 추가적으로 포함한다. 또한 이를 박막 트랜지스터 제조 방법을 제공한다.
본 발명은 플라스틱, 금속 호일, 유리 등 다소 열에 약한 기판 상에 버퍼층을 형성하고 그 위에서 고온을 요하는 재결정화 공정을 성공적으로 수행할 수 있게 한다는 장점이 있다.

公开(公告)号：KR1020040026380A

公开(公告)日：2004-03-31

申请号：KR1020020057829

申请日：2002-09-24

Applicant: 한국전자통신연구원

Inventor： 김용해 ,  송윤호 ,  고영욱 ,  정중희 ,  손충용 ,  이진호

IPC: H01L29/786

Abstract: PURPOSE: A method for fabricating a display pixel with a two-story capacitor is provided to reduce the area of pixel occupied by a capacitor by using a two-story capacitor instead of a single-story capacitor. CONSTITUTION: An active layer(200) is formed on a substrate. A gate oxide layer(202), a gate layer(204) and a capping layer(206) are sequentially deposited on the active layer. The gate layer and the capping layer are etched to form a gate. A spacer is formed on the side surface of the gate. An ion implantation process is performed on the upper surface of the resultant structure. A conductive layer is deposited on the resultant structure to form the capacitor between the conductive layer and the gate and between the gate and the active layer.

Abstract translation: 目的：提供一种用于制造具有两层电容器的显示像素的方法，以通过使用二层电容器而不是单层电容器来减小由电容器占据的像素的面积。 构成：在衬底上形成有源层（200）。 栅极氧化物层（202），栅极层（204）和覆盖层（206）依次沉积在有源层上。 蚀刻栅极层和覆盖层以形成栅极。 在栅极的侧表面上形成间隔物。 在所得结构的上表面上进行离子注入工艺。 导电层沉积在所得结构上以在导电层和栅极之间以及栅极和有源层之间形成电容器。

公开(公告)号：KR100480310B1

公开(公告)日：2005-04-07

申请号：KR1020020057829

申请日：2002-09-24

Applicant: 한국전자통신연구원

Inventor： 김용해 ,  송윤호 ,  고영욱 ,  정중희 ,  손충용 ,  이진호

IPC: H01L29/786

Abstract: 본 발명은 2 층 충전기를 갖는 디스플레이 픽셀 및 그 제조방법에 관한 것으로, 박막 트랜지스터 및 충전기를 갖는 디스플레이 픽셀의 제조방법에 있어서, 기판 상부에 활성층을 형성하는 단계와 활성층 상부에 게이트 산화막, 게이트 층 및 캡핑 층을 순차적으로 증착하는 단계와 게이트 층 및 캡핑 층을 식각하여 게이트를 형성하는 단계와 게이트의 측면에 스페이서를 형성하고, 전체 상부에 이온 주입을 실시하는 단계 및 전체 상부에 도전층을 증착하여 게이트와 도전층 및 게이트와 활성층 사이에 충전기를 형성하는 단계를 포함한다. 따라서, 충전기가 화소에서 차지하는 면적을 1/2 이하로 줄일 수 있는 효과가 있다.

公开(公告)号：KR1020040054441A

公开(公告)日：2004-06-25

申请号：KR1020020081480

申请日：2002-12-18

Applicant: 한국전자통신연구원

Inventor： 손충용 ,  김용해 ,  이진호 ,  고영욱 ,  정중희

IPC: H01L29/786

CPC classification number: H01L21/0268 ,  H01L21/02686 ,  H01L21/2026 ,  H01L27/1281 ,  H01L27/1285 ,  H01L29/66757 ,  H01L29/78603 ,  H01L29/78606 ,  H01L29/78675

Abstract: PURPOSE: A method for forming a buffer insulating layer of a semiconductor device and a method for manufacturing a TFT(Thin Film Transistor) using the same are provided to be capable of minimizing the heat transfer to a substrate, improving the electric charge mobility of the semiconductor device, and enhancing productivity. CONSTITUTION: A silicon nitride layer(302) is formed on a substrate(301). A porous silica layer(303) is formed on the silicon nitride layer. A silicon oxide layer(304) is formed on the porous silica layer. Preferably, the substrate is one selected from a group consisting of a glass substrate, a silicon wafer, a plastic substrate, or a predetermined plastic substrate attached with an inorganic substrate.

Abstract translation: 目的：提供一种用于形成半导体器件的缓冲绝缘层的方法和使用该半导体器件的TFT（薄膜晶体管）的制造方法，其能够最小化对衬底的热传递，从而提高 半导体器件，并提高生产率。 构成：在衬底（301）上形成氮化硅层（302）。 在氮化硅层上形成多孔二氧化硅层（303）。 在多孔二氧化硅层上形成氧化硅层（304）。 优选地，所述基板是选自玻璃基板，硅晶片，塑料基板或附着有无机基板的规定的塑料基板的基板。

公开(公告)号：KR100558284B1

公开(公告)日：2006-03-10

申请号：KR1020030096039

申请日：2003-12-24

Applicant: 한국전자통신연구원

Inventor： 김용해 ,  손충용 ,  이진호

IPC: H01L29/786

CPC classification number: H01L21/02675 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/2026 ,  H01L21/268 ,  H01L29/42384 ,  H01L29/66757

Abstract: 본 발명은 게이트 물질을 패터닝하여 게이트 전극을 형성하고 소오스/드레인 영역을 정의하는 공정에서 소오스/드레인 영역 상부의 게이트 물질은 부분적으로 잔류시켜, 결정화와 활성화를 동시에 수행하는 폴리실리콘층의 결정화/활성화 방법 및 이를 이용한 폴리실리콘 박막트랜지스터 제조 방법을 제공한다.
폴리실리콘, 박막 트랜지스터, 그레인, 레이저, 결정화, 활성화

公开(公告)号：KR100504347B1

公开(公告)日：2005-07-27

申请号：KR1020030097258

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 손충용 ,  김용해 ,  이진호 ,  고영욱 ,  정중희 ,  황치선 ,  송윤호

IPC: H01L21/268

CPC classification number: H01L21/0268 ,  H01L21/2026 ,  H01L21/268

Abstract: 본 발명은 순차측면 결정성장 방법으로 성장시킨 폴리실리콘 표면을 평탄화하는 방법에 관한 것으로, 기판 상에 소정 두께로 형성된 비정질 실리콘층을 폴리실리콘층으로 순차측면고상화 방법을 이용하여 결정화하는 단계와, 폴리실리콘층을 부분용융에서 완전용융으로 전환되는 에너지 밀도를 가지는 레이저를 이용하여 상기 폴리실리콘층을 평탄화하는 단계를 포함한다. 본 발명에 의한 평탄화 공정을 사용하여 폴리실리콘 박막트랜지스터를 제작하면 소자의 전기적 특성이 향상될 수 있는 효과가 있다.

公开(公告)号：KR1020050066057A

公开(公告)日：2005-06-30

申请号：KR1020030097258

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 손충용 ,  김용해 ,  이진호 ,  고영욱 ,  정중희 ,  황치선 ,  송윤호

IPC: H01L21/268

CPC classification number: H01L21/0268 ,  H01L21/2026 ,  H01L21/268

Abstract: Provided is a method for planarizing a polysilicon surface grown by means of a sequential lateral solidification method, which comprises the steps of: crystallizing an amorphous silicon having a predetermined thickness formed on a substrate into the polysilicon layer by means of the sequential lateral solidification method; and planarizing the polysilicon layer by means of a laser having an energy density for converting partially melted polysilicon into fully melted polysilicon, so that electrical characteristics of element may be improved when the polysilicon thin film transistor is fabricated using the planarization process.

公开(公告)号：KR1020050064567A

公开(公告)日：2005-06-29

申请号：KR1020030096039

申请日：2003-12-24

Applicant: 한국전자통신연구원

Inventor： 김용해 ,  손충용 ,  이진호

IPC: H01L29/786

CPC classification number: H01L21/02675 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/2026 ,  H01L21/268 ,  H01L29/42384 ,  H01L29/66757

Abstract: Provided is a method of crystallizing/activating a polysilicon layer and a method of fabricating a thin film transistor having the same polysilicon layer, in which when a gate material is patterned to form a gate electrode and define source/drain regions, the gate material on source/drain regions partially remains, so that crystallizing and activating processes are performed at the same time.