公开(公告)号：KR1020060061750A

公开(公告)日：2006-06-08

申请号：KR1020050033742

申请日：2005-04-22

Applicant: 한국전자통신연구원

Inventor： 오형석 ,  유현규 ,  박문양 ,  김천수

IPC: H03F1/22 ,  H03F1/30 ,  H03F3/20

CPC classification number: H03F1/223 ,  H03F1/0211 ,  H03F1/56 ,  H03F2200/555

Abstract: 본 발명은 고주파 특성을 저하시키지 않으면서 딥 서브마이크론 트랜지스터의 항복전압이 낮은 문제를 해결하여 전력이득 및 출력전력을 높이고, 입출력 정합상태 및 선형성을 저하시키지 않으면서 저출력 모드에서의 효율성을 증가시킬 수 있는 전력 증폭기를 제공하기 위한 것으로, 이를 위해 본 발명에서는 입력신호를 입력받아 증폭하는 제1 트랜지스터와, 상기 제1 트랜지스터와 직렬접속되어 직류 바이어스 전압에 의해 동작되는 제2 트랜지스터로 이루어진 캐스코드와, 상기 캐스코드와 출력단 사이에 접속되어 동적 바이어스에 의해 동작되며, 상기 제2 트랜지스터를 통해 전달된 신호를 재증폭하여 상기 출력단으로 출력하는 제3 트랜지스터와, 상기 출력단과 접지전압원 사이에 직렬접속된 제1 및 제2 캐패시터로 이루어지며, 상기 제1 및 제2 캐패시터를 통해 상기 출력단으로 출력되는 출력신호를 분배하여 상기 제3 트랜지스터의 게이트로 상기 동적 바이어스를 공급하는 전압 분배부를 포함하는 전력 증폭기를 제공한다.
전력 증폭기, 삼중 캐스코드, 동적 바이어스

Abstract translation: 本发明可以提高效率，如果增加功率增益和输出功率击穿和电压是正确的低的问题在不降低高频特性站在深亚微米晶体管，降低输入和输出匹配状态和线性站在低功率模式， 共射共基放大器电路，其包括接收并放大输入信号的第一晶体管和与所述第一晶体管串联连接且由DC偏置电压操作的第二晶体管; 所述级联和被连接在输出端子由一个动态偏置，所述第三晶体管之间串联连接的操作，以重新扩增通过第二输出晶体管传递到所述输出端子，输出端子和地电压源，所述的信号之间 1和第二电容器，以及第一和第二 并通过面板电容器分发的输出信号被输出到输出端子到第三晶体管的栅极提供了包含电压分配单元，用于提供动态偏置的功率放大器。

公开(公告)号：KR1020120118265A

公开(公告)日：2012-10-26

申请号：KR1020110035737

申请日：2011-04-18

Applicant: 한국전자통신연구원 ,  주식회사 실리콘웍스

Inventor： 구진근 ,  유성욱 ,  김용구 ,  오형석

IPC: H01L27/10 ,  H01L29/72

Abstract: PURPOSE: A semiconductor device is provided to prevent break down due to high pressure bias by including a first epitaxial layer and a second epitaxial layer having different conductive type on a substrate. CONSTITUTION: A first epitaxial layer(102) and a second epitaxial layer(104) are successively laminated on a substrate. A first element comprises a first well. The first well contacts the first epitaxial layer and the second epitaxial layer in a first region. A second element comprises a second well which is separated from the first epitaxial layer. The substrate, the first epitaxial layer, the first well are doped to a first conductivity type. The second epitaxial layer is doped to a second conductive type which is opposed to the first conductivity type.

Abstract translation: 目的：提供半导体器件以通过在衬底上包括具有不同导电类型的第一外延层和第二外延层来防止由于高压偏压而导致的分解。 构成：将第一外延层（102）和第二外延层（104）依次层压在基板上。 第一元件包括第一孔。 第一阱在第一区域中接触第一外延层和第二外延层。 第二元件包括与第一外延层分离的第二阱。 衬底，第一外延层，第一阱被掺杂到第一导电类型。 第二外延层被掺杂到与第一导电类型相对的第二导电类型。

公开(公告)号：KR100657821B1

公开(公告)日：2006-12-14

申请号：KR1020050033742

申请日：2005-04-22

Applicant: 한국전자통신연구원

Inventor： 오형석 ,  유현규 ,  박문양 ,  김천수

IPC: H03F1/22 ,  H03F1/30 ,  H03F3/20

Abstract: 본 발명은 고주파 특성을 저하시키지 않으면서 딥 서브마이크론 트랜지스터의 항복전압이 낮은 문제를 해결하여 전력이득 및 출력전력을 높이고, 입출력 정합상태 및 선형성을 저하시키지 않으면서 저출력 모드에서의 효율성을 증가시킬 수 있는 전력 증폭기를 제공하기 위한 것으로, 이를 위해 본 발명에서는 입력신호를 입력받아 증폭하는 제1 트랜지스터와, 상기 제1 트랜지스터와 직렬접속되어 직류 바이어스 전압에 의해 동작되는 제2 트랜지스터로 이루어진 캐스코드와, 상기 캐스코드와 출력단 사이에 접속되어 동적 바이어스에 의해 동작되며, 상기 제2 트랜지스터를 통해 전달된 신호를 재증폭하여 상기 출력단으로 출력하는 제3 트랜지스터와, 상기 출력단과 접지전압원 사이에 직렬접속된 제1 및 제2 캐패시터로 이루어지며, 상기 제1 및 제2 캐패시터를 통해 상기 출력단으로 출력되는 출력신호를 분배하여 상기 제3 트랜지스터의 게이트로 상기 동적 바이어스를 공급하는 전압 분배부를 포함하는 전력 증폭기를 제공한다.
전력 증폭기, 삼중 캐스코드, 동적 바이어스

公开(公告)号：KR1020110109498A

公开(公告)日：2011-10-06

申请号：KR1020100029265

申请日：2010-03-31

Applicant: 한국전자통신연구원 ,  주식회사 실리콘웍스

Inventor： 유성욱 ,  김용구 ,  오형석

IPC: H01L21/336

Abstract: 이중 확산 전계 효과 트랜지스터의 형성 방법이 제공된다. 이중 확산 전계 효과 트랜지스터의 형성 방법은 제1 도전형의 기판에 제공된 제1 도전형의 에피택셜층(Epitaxial Layer)에 제1 트렌치를 형성하는 것, 에피택셜층(Epitaxial Layer) 상부에 제1 트렌치의 측벽과 접하는 제2 도전형의 바디 영역들을 형성하는 것, 에피택셜층(Epitaxial Layer)을 더 식각하여서 제1 트렌치로부터 연장된 제2 트렌치를 형성하여 상기 바디 영역들을 분리하는 것, 제2 트렌치 및 에피택셜층(Epitaxial Layer) 상부 면에 게이트 절연막을 형성하는 것, 및 제2 트렌치 내부에 도전물질을 증착하여서 게이트를 형성하는 것을 포함한다.