中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

68 records (took 0.024 seconds)

    쌍극자 트랜지스터 장치의 제조방법
    1.
    发明授权
    쌍극자 트랜지스터 장치의 제조방법 失效
    双极晶体管的制造方法

    公开(公告)号：KR100128027B1

    公开(公告)日：1998-04-06

    申请号：KR1019940010550

    申请日：1994-05-14

    Applicant: 한국전자통신연구원

    Inventor： 이경수

    IPC: H01L21/328

    Abstract: The bipolar transistor manufacturing method is comprised of the structure, wherein an active area(36) of an element is formed on center portion of a substrate by the selective epitaxial layer growing method, a part of the polycrystalline silicon layer(38), a buried layer, which operates as a sub collector and is connected to a epitaxial layer(36), the active area, extrinsic base layers(31,34) is formed in an upper part of the epitaxial layer(36), a complete element isolation being made by an insulating film(315) and in addition, the polycrystalline silicon layer(38) being insulated electrically from SOI(Silicon On Insulator) substrate(311), an intrinsic base(312) and an emitter(33) of a bipolar element being formed, respectively, by the self-alignment, on the silicon epitaxial layer(36), the active area.

    Abstract translation: 双极晶体管制造方法由以下结构构成，其中通过选择性外延层生长方法在衬底的中心部分上形成元件的有源区域（36），多晶硅层（38）的一部分，埋入 层，其作为子集电极工作并连接到外延层（36），有源区，外部基极层（31,34）形成在外延层（36）的上部，完整的元件隔离 由绝缘膜（315）制成，此外，多晶硅层（38）与SOI（绝缘体上硅）基板（311）电绝缘，本征基极（312）和双极元件的发射极（33） 分别通过自对准在硅外延层（36）上形成有源区。

    완전 소자 격리구조를 갖는 측면 쌍극자 트랜지스터장치의 제조방법
    2.
    发明授权
    완전 소자 격리구조를 갖는 측면 쌍극자 트랜지스터장치의 제조방법 失效
    横向双极晶体管器件的完整元件隔离结构的制造方法

    公开(公告)号：KR100128023B1

    公开(公告)日：1998-04-06

    申请号：KR1019940010555

    申请日：1994-05-14

    Applicant: 한국전자통신연구원

    Inventor： 이경수

    IPC: H01L21/328

    Abstract: The dipolar transistor device production method is as the following steps. (a) Define the n++ region(22) where is around the emitter and sub-collector, etching the n++ region(22)'s silicon oxide film(14), form the silicon nitride film, and then form the side wall silicon nitride film(15) by doing anisotropic reactive ion etching on the silicon nitride film. (b) Form the n++ region(16) by ion implantation(17) the n-type dopant, form the silicon oxide film(18) by thermal oxidation. (c) Define the base layer(111) and remove the photoresiste film by ion implantation(110), grow the p++ silicon layer(112) selectively, and activate the injected dopant by forming and thermal processing the silicon oxide film(113). (d) After forming the junction(114) of the emitter and the base, and remove the photoresiste film and then form the electrode(115) by thermal process.

    Abstract translation: 双极晶体管器件的制造方法如下。 （a）定义发射极和副集电极周围的n ++区域（22），蚀刻n ++区域（22）的氧化硅膜（14），形成氮化硅膜，然后形成侧壁氮化硅 通过在氮化硅膜上进行各向异性反应离子蚀刻来形成薄膜（15）。 （b）通过离子注入（17）n型掺杂剂形成n ++区域（16），通过热氧化形成氧化硅膜（18）。 （c）通过离子注入（110）定义基底层（111）并去除光致抗蚀剂膜，选择性地生长p ++硅层（112），并通过形成和热处理氧化硅膜（113）来激活注入的掺杂剂。 （d）在形成发射体和基底的接合点（114）之后，除去光刻胶膜，然后通过热处理形成电极（115）。

    자기정렬형 이종접합 쌍극자 트랜지스터 장치의 제조방법(Manufacturing Method of self-aligned Heterojuction Bipolar Transistor)
    5.
    发明公开
    자기정렬형 이종접합 쌍극자 트랜지스터 장치의 제조방법(Manufacturing Method of self-aligned Heterojuction Bipolar Transistor) 失效
    自对准异质结双极型晶体管的制造方法

    公开(公告)号：KR1019950034452A

    公开(公告)日：1995-12-28

    申请号：KR1019940010553

    申请日：1994-05-14

    Applicant: 한국전자통신연구원

    Inventor： 이경수

    IPC: H01L21/328

    Abstract: 본 발명은 콜렉터 영역에 베이스와 에미터 모두를 자기정렬 시킨 것과 베이스층으로서 실리콘-저매늄을 사용하는 이종접합 쌍극자 트랜지스터 장치의 제조방법에 관한 것으로, 비등방성 반응성 이온 식각법으로 함몰층의 실리콘질화막(8)과 실리콘산화막(7)을 순차적으로 식각해서, 실리콘질화막과 실리콘산화막의 이중측벽을 형성한다. 선택적 실리콘에피층(12)을 성장시키고, 표면의 실리콘산화막(10)을 연마정치층으로 사용하여, 실리콘에피층(12)을 평탄화연마한다. 실리콘산화막(10)의 일부 식각과 실리콘질화막 형성 및 비등방성 반응성 이온 식각법으로 실리콘에피층의 주위(13)에 측벽 실리콘질화막(14)을 형성한다. 측벽 실리콘질화막(14)을 마스크로 실리콘산화막(15)을 실리콘에피층(12)위에 형성하고, 동시에 콜렉터 다결정 실리콘층(3)위의 실리콘산화막(10)을 더욱 두껍게 형성한다. 측벽 실리콘질화막(14)을 마스크로 실리콘산화막(15)을 실리콘에피층(12)위에 형성하고, 동시에 콜렉터 다결정 실리콘층(3)위의 실리콘산화막(10)을 더욱 두껍게 혀성한다. 측벽 실리콘질화막(14)을 제거하고, p형 다결정 실리콘층(16)을 형성하고, 실리콘에피층(12)위에 실리콘산화막(15)을 연마정지층으로 이용해서 p형 다결정 실리콘층(16)을 기계적- 화학적 연마법으로 평탄화한다. 실리콘산화막(15)을 제거하고, 외인성 베이스 영역을 정의하고, 식각을 통해 외인성 베이스(16)를 형성하고, 측벽 실리콘질화막(17)을 형성하고, 실리콘에피층(12)과 p형 다결정 실리콘층(16)의 불순물 농도 차이에 의한 산화속도 차이를 이용해서 서로 다른 두께의 실리콘산화막(18, 19)을 동시에 연산화벙법으로 형성한다. 측벽 실리콘질화막(17)을 제거하고, 외인성 베이스와 진성 베이스를 연결하는데 저항을 줄이기 위해서 B를 이온주입(20)한다. 실리콘에피층(12)위에 존재하는 실리콘산화막을 비등방성 반응성 이온 식각으로 식각하고, 세척을 한 후, 진성 베이스로서 사용될 실리콘-저매늄 에피층(Si-Ge
    x )(21)을 선택적으로 실리콘층(12)이 노출된 활성영역에만 성장시키고, 연속적으로 이어서 에미터층으로 사용될 n-실리콘 에피층(22)을 선택적으로 성장시키고, 베이스와 에미터를 분리하기 위한 측벽 실리콘산화막(23)을 형성한다. 에미터 다결정 실리콘층을 형성하고, 에이터 형상으로 정의하고 식각하여, 에미터(24)을 형성하고, 실리콘산화막(25)을 형성하고, 열처리로 접합을 형성하고 불순물을 활성화시키고, 접속구멍을 형성하고 금속전극(26, 27, 28)을 형성한다. 따라서, 값싸고, 재현성이 크며, 접적화가 용이할 뿐만 아니라 고속의 실리콘 쌍극자 트랜지스터를 제조할 수 있다.

    기판접합법을 이용하여 소자격리한 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법
    6.
    发明授权
    기판접합법을 이용하여 소자격리한 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법 失效
    HOMO的制造方法，使用基板接合方法的异质结双极晶体管

    公开(公告)号：KR1019940007656B1

    公开(公告)日：1994-08-22

    申请号：KR1019910024508

    申请日：1991-12-26

    Applicant: 한국전자통신연구원 ,  주식회사 케이티

    Inventor： 염병렬 ,  강상원 ,  이경수

    IPC: H01L29/73

    Abstract: The method is for manufacturing a heterojunction and homojunction dipole transistor using a substrate connection method. The method includes the steps of: (A) forming silicon layers (31,32) on a P-type substrate (30); (B) etching the silicon layer to form device region and forming an insulating layer (33); (C) spraying polycrystal silicon (3) and connecting to another P-type silicon substrate (35); (D) polishing the silicon layer (31) until an insulating layer (33) is exposed; (E) forming connecting area (36) on a silicon layer (32) and forming an insulating layer (37), a polycrystal silicon layer (38), and a silicon layer (39); (F) etching to form an active region and forming a groove on side wall of an insulating layer (37); and (G) spraying polycrystal silicon and heating to form an oxide layer.

    Abstract translation: 该方法是使用基板连接方法制造异质结和同质结偶极晶体管。 该方法包括以下步骤：（A）在P型衬底（30）上形成硅层（31,32）; （B）蚀刻硅层以形成器件区域并形成绝缘层（33）; （C）喷射多晶硅（3）并连接到另一个P型硅衬底（35）; （D）研磨硅层（31）直到暴露绝缘层（33）; （E）在硅层（32）上形成连接区域（36）并形成绝缘层（37），多晶硅层（38）和硅层（39）; （F）蚀刻以形成有源区并在绝缘层（37）的侧壁上形成凹槽; 和（G）喷涂多晶硅并加热形成氧化物层。

    규소기판의 접착방법
    8.
    发明授权
    규소기판의 접착방법 失效
    WAFER粘附方法

    公开(公告)号：KR1019940000494B1

    公开(公告)日：1994-01-21

    申请号：KR1019900021818

    申请日：1990-12-26

    Applicant: 한국전자통신연구원

    Inventor： 강상원 ,  안근영 ,  이경수

    IPC: H01L21/00

    Abstract: The method is characterized by consisting of the following steps: (a) depositing a silicon nitride layer (11) on a supporting silicon substrate (12) to a fixed thickness and forming a region (13) for selective oxidation by etching the silicon nitride layer with photolithography and nitride layer etching, (b) forming a silicon oxide layer (13) by the selective oxidation of the region for a gas channel, removing the nitride layer and the selective oxide layer sequentially by using the selective oxide mask, and finally forming the gas channel (14). In this method, both selective oxidation and dry etching can be applied to make the gas channel.

    Abstract translation: 该方法的特征在于包括以下步骤：（a）将氮化硅层（11）沉积在支撑硅衬底（12）上至固定厚度，并通过蚀刻氮化硅层形成用于选择性氧化的区域（13） 通过光刻和氮化物层蚀刻，（b）通过气体通道区域的选择性氧化形成氧化硅层（13），通过使用选择性氧化物掩模依次去除氮化物层和选择性氧化物层，最后形成 气体通道（14）。 在这种方法中，可以应用选择性氧化和干蚀刻来制造气体通道。

Patent Agency Ranking