-
公开(公告)号：KR1020030002413A
公开(公告)日：2003-01-09
申请号：KR1020010038007
申请日：2001-06-29
IPC: G02F1/136
Abstract: PURPOSE: A method for fabricating poly crystalline thin film transistors for an LCD panel is provided to reduce the mask steps by using the slit mask for reducing the fabricating cost while keeping the panel performance characteristics. CONSTITUTION: A method for fabricating poly crystalline thin film transistors for an LCD panel includes the steps of crystallizing an active layer by Excimer laser annealing after depositing the active layer(a-Si), depositing a gate insulating film(30a,30b) and gate electrodes(40a,40b) continuously without any forming of the active layer pattern, forming photoresist film patterns of active layer by using a slit mask, etching the gate electrodes, the gate insulating film and a poly crystalline silicon thin film(20) by using the photosensitive film, etching the gate electrodes and the gate insulating film of drain and source areas by using the photoresist film patterns remaining in gate areas, doping and activating impurities to the drain and source areas, depositing an interlayer insulating film, forming drain and source contact electrodes and forming contact holes for the connection thereof, and forming ITO contact electrodes in the drain areas and data lines(50,60) for connecting the source areas and depositing metal lines for connecting separated gate lines(70).
Abstract translation: 目的：提供一种用于制造用于LCD面板的多晶薄膜晶体管的方法，以通过使用用于降低制造成本的狭缝掩模来减小掩模步骤，同时保持面板性能特性。 构成：用于制造用于LCD面板的多晶薄膜晶体管的方法包括以下步骤：在沉积有源层（a-Si）之后通过准分子激光退火结晶活性层，沉积栅极绝缘膜（30a，30b）和栅极 电极（40a，40b）连续地形成有源层图案，通过使用狭缝掩模形成有源层的光致抗蚀剂图案，通过使用栅极电极，栅极绝缘膜和多晶硅薄膜（20）蚀刻栅极电极 感光膜，通过使用残留在栅极区域中的光致抗蚀剂图案来蚀刻栅极电极和漏极和源极区域的栅极绝缘膜，将杂质掺杂并激活到漏极和源极区域，沉积层间绝缘膜，形成漏极和源极 接触电极和形成用于其连接的接触孔，以及在漏极区域中形成ITO接触电极和数据线（50,60），用于将 源极区域和沉积用于连接分离的栅极线（70）的金属线。
-
公开(公告)号：KR1020020034464A
公开(公告)日：2002-05-09
申请号：KR1020000064780
申请日：2000-11-02
IPC: H01L21/336
Abstract: PURPOSE: A polycrystalline silicon thin-film-transistor(TFT) is provided to effectively control a leakage current and to improve reliability by including an air cavity in the edge of a gate oxide layer, and to form the air cavity while using an isotropic etch process and a process for forming an interlayer dielectric using an atmospheric pressure chemical vapor deposition(APCVD) process by eliminating the need to use an additional mask process. CONSTITUTION: A polycrystalline silicon thin film is formed on a glass substrate on which an oxide layer is deposited. A gate insulation layer has the air cavity formed in the edge of a silicon oxide layer formed on the polycrystalline silicon thin film. A gate, a source and a drain are formed by an ion implantation process.
Abstract translation: 目的：提供多晶硅薄膜晶体管（TFT），以有效地控制泄漏电流并通过在栅极氧化物层的边缘中包括空气腔来提高可靠性，并且在使用各向同性蚀刻时形成空气腔 工艺和使用大气压化学气相沉积（APCVD）工艺形成层间电介质的方法，通过消除使用额外的掩模工艺的需要。 构成：在其上沉积有氧化物层的玻璃基板上形成多晶硅薄膜。 栅绝缘层在形成于多晶硅薄膜上的氧化硅层的边缘形成有空气腔。 通过离子注入工艺形成栅极，源极和漏极。
-
公开(公告)号：KR100347253B1
公开(公告)日：2002-08-07
申请号：KR1020000064780
申请日：2000-11-02
IPC: H01L21/336
Abstract: 본 발명은 누설전류를 개선하기 위해 게이트 산화막 가장자리에 에어 캐비티 (air-cavity)를 형성시킨 다결정 실리콘 박막 트랜지스터 및 그 제조방법에 관한 것으로 산화막이 증착된 유리기판 위에 비정질 실리콘을 증착하는 단계와, 상기의 비정질 실리콘 박막을 엑시머 레이저 어닐링하여 결정화한 후 다결정 실리콘 박막을 패터닝하는 단계와, 상기의 다결정 실리콘 박막 위에 게이트 산화막을 증착하고 게이트 전극으로 사용될 비정질 실리콘 박막을 증착하는 단계와, 상기의 비정질 실리콘 박막과 게이트 산화막을 식각한 다음 인이온을 주입한 후 레이저 어닐링하여 주입된 이온을 활성화하여 소오스와 드레인을 형성하는 단계와, 상기의 이온주입이 완료된 기판의 게이트 산화막을 습식방법 또는 건식방법으로 식각하는 단계와, 상기의 게이트 산화 막을 식각한 후 상압화학기상증착방법으로 층간절연막을 증착하여 에어 캐비티를 형성하는 단계를 포함하여 이루어지는 제조방법을 제공함으로써, 드레인 접합 주변에 유도되는 수직 전계를 완화시켜 강한 전계에 의해 발생하는 누설전류를 감소시킬 수 있을 뿐만 아니라 추가의 마스크 공정 없이 간단한 공정으로 제조할 수 있으며 온-오프 전류비를 향상시킬 수 있다.
-
-
Search Results
3
records
(took 0.018 seconds)
