Abstract:
본 실시 예에 의한 STT-MRAM 디바이스는, 데이터를 저장하는 데이터 저장부와, 불량 영역 주소를 저장하는 불량 영역 주소 저장부 및 불량 영역의 데이터를 저장하는 스페어 영역(spare area)을 포함하는 STT-MRAM(Spin Transfer Torque Magnetic Random Access Memory) 메모리 어레이 및 불량 영역 주소 저장부에 저장된 불량 영역 주소가 제공되어 저장하는 휘발성 정보 저장 소자를 포함하며, 메모리 어레이 억세스(access)가 발생하면 억세스 주소와 휘발성 정보 저장 소자에 저장된 불량 영역 주소를 비교하여 상기 메모리 어레이 억세스를 스페어 영역으로 우회시키는 우회 판단부를 포함한다.
Abstract:
3차원 직교주파수분할다중화 장치 및 방법이 개시된다. 개시된 3차원 직교주파수분할다중화 장치는 3차원 직교주파수분할다중화 장치에 있어서, N개의 입력 신호들을 신호 성상도의 N개의 3차원 좌표점들로 각각 매핑하는 3차원 신호 매핑부;를 포함하되, 상기 신호 성상도의 신호점들은, 3차원 직교좌표계의 원점을 무게중심점으로 하는 외부 정육면체의 꼭짓점에 배열되는 제1 신호점들; 및 상기 외부 정육면체와 무게중심점을 공통으로 하고 상기 직교좌표계의 어느 하나의 좌표축을 회전축으로 소정의 각도만큼 회전된 내부 정육면체의 꼭짓점에 배열되는 제2 신호점들;을 포함한다. 본 발명에 따르면, 평균 전송전력의 변화 없이도 신호점들간의 최소 유클리드 거리를 증가시켜 수신단에서의 심볼오율을 개선시킬 수 있는 장점이 있다.
Abstract:
Disclosed is a reference voltage generator which forms a constant output voltage even in a temperature change. The reference voltage generator has a reference voltage generation part which generates a reference voltage by the generation of a reference current and a start-up control part which induces the start-up operation of the reference voltage generation part. The start-up control part is connected to a temperature correction part which induces the generation of a constant reference current even in a temperature change. Especially, the start-up control part receives both terminal voltages of a detection resistance which is connected in series to the bipolar transistor of the temperature correction part and induces the start-up operation of the reference voltage generation part based on a received signal. Therefore, the start-up operation can be carried out by accurately detecting the operation condition of the temperature correction part which performs a temperature correction operation.
Abstract:
샘플링 정확도를 증가시키기 위한 스위칭 회로를 적용시킨 시그마-델타 아날로그-디지털 컨버터가 개시된다. 시그마-델타 방식의 아날로그-디지털 컨버터에 사용되는 스위치드-커패시터(switched capacitor) 적분기는 샘플링 클럭에 따라 스위치드-커패시터 적분기의 샘플링 동작(sampling phase)을 스위칭 하는 제1 스위칭 회로; 적분 클럭에 따라 스위치드-커패시터 적분기의 적분 동작(integration phase)을 스위칭 하는 제2 스위칭 회로; 및 리셋 클럭에 따라 스위치드-커패시터 적분기의 리셋 동작(reset phase)을 스위칭 하는 제3 스위칭 회로를 포함할 수 있다.
Abstract:
PURPOSE: A sigma-delta analog-digital converter is provided to increase overall resolution. CONSTITUTION: An operational amplifier(10) connects an input terminal to a fourth node(D) and connects an output terminal to an output end. A sampling capacitor(20) connects one end to a second node, connects the other end to a third node and samples. An integral capacitor(30) connects one end to the fourth node, connects the other end to an output terminal of the operational amplifier and feedbacks. A first switching circuit(40) switches sampling operation of a switched-capacitor integrator according to a sampling clock. A second switching circuit(50) switches integration operation of the switched-capacitor integrator according to an integration clock. A third switching circuit(70) switches reset operation of the switched-capacitor integrator according to a reset clock.