公开(公告)号：CN106160743A

公开(公告)日：2016-11-23

申请号：CN201610529376.0

申请日：2016-07-06

Applicant: 电子科技大学

Inventor： 唐鹤 ,  朱金粦 ,  陈锐 ,  何生生 ,  高昂 ,  彭传伟

IPC: H03M1/12

CPC classification number: H03M1/1245 ,  H03M2201/847

Abstract: 本发明属于模拟集成电路技术领域，具体涉及一种用于采样保持电路的栅压自举开关电路。本发明结构在传统栅压自举电路的基础上添加了自举电压增大电路，从而进一步增大采样自举电压，不仅减小了采样开关的导通电阻，加快了响应速度，而且更是降低了阈值电压VTH中由于Vin所带来的非线性失真，提高了开关的线性度和采样精度。本发明的目的是提供一种新型的栅压自举开关电路，适用于低电源电压、高精度、高速采样的应用。

公开(公告)号：CN107819468A

公开(公告)日：2018-03-20

申请号：CN201710817088.X

申请日：2017-09-12

Applicant: 美国亚德诺半导体公司

Inventor： L·A·辛格 ,  S·德瓦拉简

IPC: H03M1/12

CPC classification number: H03K17/04206 ,  H03K17/005 ,  H03K17/04123 ,  H03K17/063 ,  H03K19/017 ,  H03K19/018521 ,  H03M1/0607 ,  H03M1/1245 ,  H03M1/183 ,  H03M2201/847

Abstract: 本公开涉及自举开关电路。无线通信接收器的趋势是捕获越来越多的带宽来支持更高的吞吐量，并且直接对射频(RF)信号进行取样，以能够重新配置并且降低成本。如同仪器仪表的其他应用也需要有将宽带RF信号数字化的能力。这些应用受益于使用高速、宽带宽RF信号的、能表现优异的输入电路。输入缓冲器和自举开关被设计用于维护这些应用，并且可在28nm互补金属氧化物(CMOS)技术中实现。

公开(公告)号：KR1020130054588A

公开(公告)日：2013-05-27

申请号：KR1020110120054

申请日：2011-11-17

Applicant: 한양대학교 산학협력단

Inventor： 박상규 ,  임새민

IPC: H03M1/12 ,  H03M3/02

CPC classification number: H03M3/496 ,  H03M1/002 ,  H03M1/12 ,  H03M2201/6107 ,  H03M2201/847

Abstract: PURPOSE: A sigma-delta analog-digital converter is provided to increase overall resolution. CONSTITUTION: An operational amplifier(10) connects an input terminal to a fourth node(D) and connects an output terminal to an output end. A sampling capacitor(20) connects one end to a second node, connects the other end to a third node and samples. An integral capacitor(30) connects one end to the fourth node, connects the other end to an output terminal of the operational amplifier and feedbacks. A first switching circuit(40) switches sampling operation of a switched-capacitor integrator according to a sampling clock. A second switching circuit(50) switches integration operation of the switched-capacitor integrator according to an integration clock. A third switching circuit(70) switches reset operation of the switched-capacitor integrator according to a reset clock.

Abstract translation: 目的：提供Σ-Δ模数转换器以提高整体分辨率。 构成：运算放大器（10）将输入端子连接到第四节点（D），并将输出端子连接到输出端。 采样电容器（20）将一端连接到第二节点，将另一端连接到第三节点并采样。 整体电容器（30）将一端连接到第四节点，将另一端连接到运算放大器的输出端并进行反馈。 第一开关电路（40）根据采样时钟切换开关电容积分器的采样操作。 第二开关电路（50）根据积分时钟切换开关电容积分器的积分动作。 第三开关电路（70）根据复位时钟切换开关电容积分器的复位动作。

公开(公告)号：KR1020050081044A

公开(公告)日：2005-08-18

申请号：KR1020040009283

申请日：2004-02-12

Applicant: 매그나칩 반도체 유한회사

Inventor： 오명규

IPC: H03M1/36

CPC classification number: H03M1/0607 ,  H03M1/12 ,  H03M2201/6107 ,  H03M2201/64 ,  H03M2201/83 ,  H03M2201/847

Abstract: 본 발명은 아날로그 디지털 컨버터에 관한 것으로서, 보다 상세하게는 칩 내부의 입력라인에 차지되어 있는 전하를 디스차지 또는 프리차지시켜, 입력라인의 전압과 아날로그 입력전압의 차이에 따른 노이즈 발생을 방지할 수 있도록 하는데 있다.
이를 위해, 본 발명은 복수개의 채널의 아날로그 입력전압을 선택적으로 출력하는 스위칭그룹과, 입력라인의 전위를 상기 아날로그 입력전압과 동전위로 프리차지시키는 프리차지수단과, 상기 프리차지수단에 의해 프리차지된 후에 구동되어 상기 아날로그 입력전압을 전달하는 인에이블수단과, 상기 인에이블수단으로부터 전달된 상기 아날로그 입력전압을 기준전압과 비교 증폭하여 출력하는 비교부를 포함하여 구성함을 특징으로 한다.