公开(公告)号：KR100714218B1

公开(公告)日：2007-05-02

申请号：KR1020060002526

申请日：2006-01-10

Applicant: 한양대학교 산학협력단

Inventor： 장문익 ,  박인성 ,  안진호

IPC: G03F7/00

Abstract: 본 발명은 미세전사법에 있어서 TiO
2 등 산화박막의 광촉매 특성을 이용함으로써 종래와 같이 기판과 형판의 접착력을 증가시키기 위한 별도의 UVO 처리 및 열처리 또는 UV 경화 처리공정을 제거한 간단하고도 경제적인 미세패턴 형성방법을 제공한다.
이를 위하여 본 발명에 의한 고분자 탄성 중합체를 사용한 자체 전사에 의한 미세패턴의 형성방법은 고분자 탄성 중합체로 되는 특정 패턴의 형판과, 광촉매 물질로 되는 박막층이 코팅된 박막층 기판을 각각 제조하는 형판 및 박막층 기판의 제조 단계와, 상기 형판과 상기 기판을 정렬하여 접촉시키고 이에 광을 조사하여 상호 접착시키는 정렬 및 접착 단계와, 상기 접착된 형판의 일부를 상기 기판으로부터 분리해내어 상기 특정 패턴을 상기 기판에 전사하는 전사 단계를 포함하여 이루어진다.
고분자탄성중합체, 전사, 미세패턴, 광촉매, PDMS, TiO2, 형판, 박막층, SAMs

Abstract translation: 在本发明中，

公开(公告)号：KR101528421B1

公开(公告)日：2015-06-12

申请号：KR1020140032925

申请日：2014-03-20

Applicant: 한양대학교 산학협력단

Inventor： 박인성 ,  이명완 ,  정용찬 ,  성세종 ,  안진호

IPC: H01L27/115 ,  H01L21/8247 ,  H01L21/31 ,  H01L21/336

CPC classification number: H01L27/11563

Abstract: 비휘발성메모리소자의제조방법이제공된다. 상기비휘발성메모리소자의제조방법은, 기판을준비하는단계, 상기기판상에절연막을형성하는단계, 상기절연막을황(S)으로페시베이션(passivation)하여, 터널막을형성하는단계, 상기터널막상에전하트랩막을형성하는단계, 및상기전하트랩막상에게이트도전막을형성하는단계를포함할수 있다.

Abstract translation: 提供一种用于制造非易失性存储器件的方法，包括以下步骤：制备衬底; 在基板上形成绝缘膜; 通过硫（S）钝化绝缘膜形成隧道膜; 在隧道上形成电荷陷阱膜; 以及在所述电荷俘获膜上形成栅极导电膜。

公开(公告)号：KR100801484B1

公开(公告)日：2008-02-12

申请号：KR1020060087094

申请日：2006-09-09

Applicant: 한양대학교 산학협력단

Inventor： 안진호 ,  김태근 ,  이승윤 ,  박인성

IPC: H01L21/027

CPC classification number: G03F1/22 ,  G03F1/46 ,  G03F1/78 ,  H01L21/0332 ,  H01L21/0337

Abstract: A method for fabricating a mask for an extreme ultraviolet exposure process is provided to improve contrast in a DUV(deep ultraviolet) exposure process and increase the efficiency of a mask inspection process using DUV by enabling fabrication of a thin ARC(anti-reflective coating) on an absorption layer. A scatterer layer made of Mo and a spacer layer made of Si are alternately deposited on a predetermined mask substrate(21) to form a multilayered thin film(22). Ru is deposited on the multilayered thin film to form a capping layer(23). TaN is deposited on the capping layer to form an absorption layer(24). Al2O3 is deposited on the absorption layer to form an ARC(25). The ARC and the absorption layer are patterned. The deposition of the Al2O3 is formed by a sputtering method under a condition of pressure of 0.3-1.5 milliTorr and power of RF 50-150 watts. The absorption layer can have a thickness of 23-36 nm, and the ARC can have a thickness of 19-29 nm.

Abstract translation: 提供了用于制造用于极紫外曝光工艺的掩模的方法，以改善DUV（深紫外）曝光工艺中的对比度，并且通过使得能够制造薄的ARC（抗反射涂层）来提高使用DUV的掩模检查过程的效率， 在吸收层上。 由Mo制成的散射体层和由Si制成的间隔层交替地沉积在预定的掩模基板（21）上以形成多层薄膜（22）。 Ru沉积在多层薄膜上以形成封盖层（23）。 TaN沉积在覆盖层上以形成吸收层（24）。 Al 2 O 3沉积在吸收层上以形成ARC（25）。 ARC和吸收层被图案化。 通过溅射法在0.3-1.5毫乇的压力和50-150瓦特的功率的条件下形成Al 2 O 3的沉积。 吸收层的厚度可以为23-36nm，ARC的厚度可以为19-29nm。

公开(公告)号：KR1020060134563A

公开(公告)日：2006-12-28

申请号：KR1020050054341

申请日：2005-06-23

Applicant: 한양대학교 산학협력단

Inventor： 박인성 ,  김경래 ,  고한경 ,  이태호 ,  안진호

IPC: H01L27/10

CPC classification number: H01L45/1641 ,  H01L45/1233 ,  H01L45/145

Abstract: A method for fabricating an RRAM(resistive random access memory) by stacked deposition of an insulation layer is provided to eliminate the necessity of a forming process by forming an insulation thin film and by performing a final high temperature treatment after an insulation thin film has a desired thickness by repeated low-temperature treatments. A substrate is prepared(S401). A barrier layer is deposited on the substrate. A lower electrode is deposited on the resultant structure(S402). An insulation thin film is deposited on the lower electrode(S403). A first heat treatment is performed at a temperature which doesn't cause a phase change in the insulation thin film(S404). The process for depositing the insulation thin film and the first heat treatment are sequentially repeated to form an insulation thin film of a desired thickness. A second heat treatment is performed at a temperature that causes a phase change in the insulation thin film(S406). An upper electrode is deposited on the insulation thin film(S407).

Abstract translation: 提供了通过堆叠沉积绝缘层制造RRAM（电阻随机存取存储器）的方法，以消除通过形成绝缘薄膜的成形工艺的必要性，并且在绝缘薄膜具有绝缘薄膜之后进行最终的高温处理 通过重复低温处理所需的厚度。 准备基板（S401）。 阻挡层沉积在衬底上。 在所得结构上沉积下电极（S402）。 绝缘薄膜沉积在下电极上（S403）。 在不会导致绝缘薄膜的相变的温度下进行第一热处理（S404）。 依次重复沉积绝缘薄膜和第一热处理的工艺以形成所需厚度的绝缘薄膜。 在导致绝缘薄膜的相变的温度下进行第二热处理（S406）。 在绝缘薄膜上沉积上电极（S407）。

公开(公告)号：KR102217847B1

公开(公告)日：2021-02-19

申请号：KR1020170101993

申请日：2017-08-11

Applicant: 한양대학교 산학협력단

Inventor： 박인성 ,  안진호 ,  정용찬 ,  성세종 ,  이태훈 ,  이박 ,  김선용

IPC: H01L21/02

Abstract: 챔버내에기판을준비하는단계, 상기챔버내에실리콘(Si) 전구체를제공하는단계, 상기챔버내에수소를포함하는가스및 산소를포함하는가스를제공함으로써, 상기수소를포함하는가스및 상기산소를포함하는가스가서로반응하여상기챔버내에 H2O 산화제가생성되는단계, 및상기실리콘전구체와상기 H2O 산화제내의산소가반응하여실리콘및 산소를포함하는박막이형성되는단계를포함하는절연막의제조방법이제공될수 있다.

公开(公告)号：KR102005728B1

公开(公告)日：2019-08-01

申请号：KR1020170135345

申请日：2017-10-18

Applicant: 한국표준과학연구원 ,  한양대학교 산학협력단

Inventor： 윤주영 ,  김진태 ,  안종기 ,  강고루 ,  박인성 ,  오남근

IPC: H01L21/285 ,  H01L21/02

公开(公告)号：KR100665038B1

公开(公告)日：2007-01-04

申请号：KR1020050061325

申请日：2005-07-07

Applicant: 한양대학교 산학협력단

Inventor： 박인성 ,  이헌 ,  신수범 ,  문강훈 ,  안진호

IPC: H01L21/027 ,  B82Y40/00

CPC classification number: G03F7/0002 ,  B81C1/0046 ,  B82Y10/00 ,  B82Y40/00 ,  Y10S977/887

Abstract: A structure of a stamp having an adhesion preventing layer, a manufacturing method thereof, and a nano pattern imprinting method using the same are provided to prevent an adhesion of a partial imprinting layer to a stamp by forming the adhesion preventing layer on a surface of the stamp. A nano-sized pattern is formed on a transparent substrate(11). An opaque metal layer(13) is formed corresponding to a partial surface of the transparent substrate. A first thin film layer(14) is formed on the surface of the opaque metal layer to reduce at least one of surface energy and friction coefficient. A second thin film layer(15) is formed on the first thin film layer to increase hydrophobicity. A buffer layer is formed between the opaque metal layer and the first thin film to increase adhesive strength.

Abstract translation: 提供具有防粘附层的印模的结构，其制造方法和使用其的纳米图案压印方法，以防止部分印刷层与印模的粘合， 邮票。 在透明基板（11）上形成纳米尺寸图案。 对应于透明基板的部分表面形成不透明金属层（13）。 在不透明金属层的表面上形成第一薄膜层（14）以减少表面能和摩擦系数中的至少一个。 在第一薄膜层上形成第二薄膜层（15）以增加疏水性。 在不透明金属层和第一薄膜之间形成缓冲层以提高粘合强度。

公开(公告)号：KR100722853B1

公开(公告)日：2007-05-30

申请号：KR1020050054341

申请日：2005-06-23

Applicant: 한양대학교 산학협력단

Inventor： 박인성 ,  김경래 ,  고한경 ,  이태호 ,  안진호

IPC: H01L27/10

Abstract: 본 발명은 절연체 박막의 형성과 저온에서의 열처리를 복수회 반복하여 절연체 박막을 적층함으로써 포밍과정없이도 정상적인 스위칭 동작이 가능하면서도 낮은 동작전압을 가지는 저항 메모리 소자를 제공한다.
이를 위하여 본 발명에 의한 저항 메모리 소자의 제조방법은 먼저 기판을 준비하는 단계와, 상기 기판 상에 하부전극을 증착하는 단계와, 상기 하부전극 상에 절연체 박막을 증착하는 단계와, 제 1 열처리 단계로서 상기 절연체 박막에서 상변화가 일어나지 않을 범위의 온도에서 열처리하는 단계와, 상기 절연체 박막을 증착하는 단계 및 제 1 열처리 단계를 순차적으로 복수회 반복하여 원하는 두께의 절연체 박막을 적층하는 단계와, 제 2 열처리 단계로서 상기 절연체 박막에 있어서 상변화가 일어나는 범위의 온도에서 열처리하는 단계와, 상기 절연체 박막 상에 상부전극을 증착하는 단계로 이루어진다.
RRAM, 저항메모리, 포밍