公开(公告)号：DE60029599T2

公开(公告)日：2007-07-19

申请号：DE60029599

申请日：2000-09-12

Applicant: ST MICROELECTRONICS SA ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： MORAND YVES ,  GOBIL YVELINE ,  DEMOLLIENS OLIVIER ,  ASSOUS MYRIAM

IPC: H01L21/768 ,  H01L21/3205 ,  H01L23/522 ,  H01L23/532

Abstract: The invention relates to a process for making a copper connection with a copper connection element in an integrated circuit comprising a damascene structure, with the connection element being covered successively with an encapsulation layer and at least one layer of dielectric material with a very low dielectric constant. The process includes the steps of etching the layer of dielectric material until the encapsulation layer is reached in order to obtain a connection hole opposite the connection element. A protective layer is then formed on the walls of the connection hole, with the protective layer preventing contamination of the dielectric layer from diffusion of copper. The protective and encapsulation layers are then etched at the bottom of the connection hole in such a way as to reveal the connection element. The connection hole is then filled with copper.

公开(公告)号：FR3108779A1

公开(公告)日：2021-10-01

申请号：FR2002970

申请日：2020-03-26

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： CHARBONNIER JEAN ,  ASSOUS MYRIAM ,  TISSIER PIERRE

IPC: H01L25/16 ,  H01L23/538

Abstract: Puce d’interconnexion La présente description concerne une puce (102) d’interconnexion formée dans et sur un substrat semiconducteur, destinée à être interposée entre un premier dispositif (104) électronique et un deuxième dispositif (106) électronique, la puce comportant une première face (102B), destinée à être placée en regard du premier dispositif électronique, et une deuxième face (102T), opposée à la première face et destinée à être placée en regard du deuxième dispositif, la puce comportant en outre, du côté de la première face : au moins un premier plot (108) métallique assurant une fonction de connexion électrique avec le premier dispositif électronique ; et au moins un deuxième plot (120) métallique dépourvu de fonction de connexion électrique, dans laquelle ledit au moins un premier plot et ledit au moins un deuxième plot font partie d’un même niveau métallique de routage. Figure pour l'abrégé : Fig. 4

公开(公告)号：FR3131086B1

公开(公告)日：2025-04-04

申请号：FR2113677

申请日：2021-12-16

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： CHARBONNIER JEAN ,  ASSOUS MYRIAM ,  BEDECARRATS THOMAS ,  RAMBAL NILS ,  VINET MAUD

IPC: G06N10/40

Abstract: Réalisation d’un dispositif quantique à Qbits de spin comprenant un substrat de type semi-conducteur sur isolant, le substrat étant doté d’une couche semi-conductrice superficielle, la couche semi-conductrice superficielle étant disposée sur une couche isolante, la couche isolante étant agencée sur une face supérieure d’une couche de support semi-conductrice, le dispositif étant muni d’au moins un composant formé d’un ou plusieurs ilots quantiques s’étendant dans la couche semi-conductrice superficielle (12) et d’une ou plusieurs électrodes de grilles pour le contrôle électrostatique des ilots quantiques, lesdites électrodes de grilles avant étant disposées sur la couche semi-conductrice superficielle, le composant étant doté en outre d’une grille de contrôle électrostatique arrière, ladite grille de contrôle arrière étant formée d’une couche conductrice (119) tapissant des parois latérales et un fond d’une ouverture (517) traversant ladite couche de support semi-conductrice depuis une face inférieure de ladite couche de support opposée à ladite face supérieure jusqu’à ladite couche isolante (11) du substrat, ladite couche conductrice (119) étant disposée, au fond de l’ouverture (517), contre et avantageusement en contact avec ladite couche isolante du substrat, ladite couche conductrice (119) étant disposée contre et en contact avec ladite couche de support semi-conductrice au niveau desdites parois latérales de ladite ouverture. Figure pour l’abrégé : 6

公开(公告)号：DE60029599D1

公开(公告)日：2006-09-07

申请号：DE60029599

申请日：2000-09-12

Applicant: ST MICROELECTRONICS SA ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： MORAND YVES ,  GOBIL YVELINE ,  DEMOLLIENS OLIVIER ,  ASSOUS MYRIAM

IPC: H01L21/768 ,  H01L21/3205 ,  H01L23/522 ,  H01L23/532

Abstract: The invention relates to a process for making a copper connection with a copper connection element in an integrated circuit comprising a damascene structure, with the connection element being covered successively with an encapsulation layer and at least one layer of dielectric material with a very low dielectric constant. The process includes the steps of etching the layer of dielectric material until the encapsulation layer is reached in order to obtain a connection hole opposite the connection element. A protective layer is then formed on the walls of the connection hole, with the protective layer preventing contamination of the dielectric layer from diffusion of copper. The protective and encapsulation layers are then etched at the bottom of the connection hole in such a way as to reveal the connection element. The connection hole is then filled with copper.

公开(公告)号：FR2798512A1

公开(公告)日：2001-03-16

申请号：FR9911468

申请日：1999-09-14

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： MORAND YVES ,  GOBIL YVELINE ,  DEMOLLIENS OLIVIER ,  ASSOUS MYRIAM

IPC: H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L23/528

Abstract: The invention concerns a method for producing a copper connection with a copper connecting element (2) of an integrated circuit comprising a damascene structure, the connecting element (2) being coated successively with an encapsulating layer (3) and at least a dielectric material layer (4) with low dielectric constant. The method comprises the following steps: etching said dielectric material layer (4) until the encapsulating layer (3) is reached, to obtain a connection hole, opposite the connecting element; producing a protective layer (7) on the wall of the connecting hole, the protective layer preventing the dielectric layer from being contaminated by copper diffusion; etching the encapsulating layer (3), at the base of the connecting hole, in such a way as to expose the connecting element (2); filling the connecting hole with copper.

公开(公告)号：FR2798512B1

公开(公告)日：2001-10-19

申请号：FR9911468

申请日：1999-09-14

Applicant: COMMISSARIAT ENERGIE ATOMIQUE

Inventor： MORAND YVES ,  GOBIL YVELINE ,  DEMOLLIENS OLIVIER ,  ASSOUS MYRIAM

IPC: H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L23/528

Abstract: The invention relates to a process for making a copper connection with a copper connection element in an integrated circuit comprising a damascene structure, with the connection element being covered successively with an encapsulation layer and at least one layer of dielectric material with a very low dielectric constant. The process includes the steps of etching the layer of dielectric material until the encapsulation layer is reached in order to obtain a connection hole opposite the connection element. A protective layer is then formed on the walls of the connection hole, with the protective layer preventing contamination of the dielectric layer from diffusion of copper. The protective and encapsulation layers are then etched at the bottom of the connection hole in such a way as to reveal the connection element. The connection hole is then filled with copper.