公开(公告)号：DE102013105732A1

公开(公告)日：2013-12-19

申请号：DE102013105732

申请日：2013-06-04

Applicant: GEN ELECTRIC

Inventor： CAO JINBO ,  KOREVAAR BASTIAAN ARIE

IPC: H01L31/18 ,  H01L21/34 ,  H01L31/0296 ,  H01L31/072

Abstract: Es wird ein Verfahren zum Bearbeiten einer Halbleiteranordnung dargelegt. Das Verfahren beinhaltet das thermische Bearbeiten einer Halbleiteranordnung in einer nichtoxidierenden Atmosphäre bei einem Druck von über etwa 10 Torr. Die Halbleiteranordnung beinhaltet eine Halbleiterschicht, die auf einem Träger angeordnet ist, und die Halbleiterschicht beinhaltet Cadmium und Schwefel.

公开(公告)号：MY166589A

公开(公告)日：2018-07-17

申请号：MYPI2014001824

申请日：2012-12-14

Applicant: GEN ELECTRIC

Inventor： CAO JINBO ,  ROJO JUAN CARLOS ,  DALAKOS GEORGE THEODORE ,  YAKIMOV AHARON ,  ZHONG DALONG ,  KOREVAAR BASTIAAN ARIE ,  FELDMAN-PEABODY SCOOT D

IPC: H01L31/0296 ,  H01L21/477 ,  H01L31/0392 ,  H01L31/18

Abstract: A METHOD OF MANUFACTURING SEMICONDUCTOR ASSEMBLIES IS PROVIDED. THE MANUFACTURING METHOD INCLUDES THERMALLY PROCESSING A FIRST SEMICONDUCTOR ASSEMBLY (100) COMPRISING A FIRST SEMICONDUCTOR LAYER (110) DISPOSED ON A FIRST SUPPORT (120) AND THERMALLY PROCESSING A SECOND SEMICONDUCTOR ASSEMBLY (200) COMPRISING A SECOND SEMICONDUCTOR LAYER (210) DISPOSED ON A SECOND SUPPORT (220). THE FIRST AND SECOND SEMICONDUCTOR ASSEMBLIES (100, 200) ARE THERMALLY PROCESSED SIMULTANEOUSLY, AND THE FIRST AND SECOND SEMICONDUCTOR ASSEMBLIES (100, 200) ARE ARRANGED SUCH THAT THE FIRST SEMICONDUCTOR LAYER (110) FACES THE SECOND SEMICONDUCTOR LAYER (210) DURING THE THERMAL PROCESSING. THE MOST SUITABLE DRAWING: