Verbesserte Deckschichtintegrität in einem Gatestapel durch Verwenden einer Hartmaske für die Abstandshalterstrukturierung

    公开(公告)号:DE102009031110B4

    公开(公告)日:2013-06-20

    申请号:DE102009031110

    申请日:2009-06-30

    Abstract: Verfahren mit: Bilden einer ersten Gateelektrodenstruktur (210A) über einem ersten Halbleitergebiet (202A) eines Halbleiterbauelements (200) und einer zweiten Gateelektrodenstruktur (210B) über einem zweiten Halbleitergebiet (202B), wobei die erste und die zweite Gateelektrodenstruktur (210A, 210B) eine Gateisolationsschicht mit einem dielektrischen Material mit großem &egr;, ein Platzhaltermaterial (212) und eine auf dem Platzhaltermaterial (212) gebildete dielektrische Deckschicht (213, 213A, 213B) aufweisen; Bilden einer Abstandshalterschicht (203) über dem ersten und dem zweiten Halbleitergebiet (202A, 202B) und über der ersten und der zweiten Gateelektrodenstruktur (210A, 210B); Bilden eines ersten Versatzabstandshalters (203A) an der ersten Gateelektrodenstruktur (210A) aus der Abstandshalterschicht (203), während die zweite Gateelektrodenstruktur (201B) und das zweite Halbleitergebiet (202B) von der Abstandshalterschicht (203) bedeckt bleiben; Bilden einer verformungsinduzierenden Halbleiterlegierung (204) in dem ersten Halbleitergebiet (202A) zur Induzierung einer Verformung in dem ersten Halbleitergebiet (202A) unter Anwendung des ersten Versatzabstandshalters (203A) zum Einstellen eines lateralen Abstands der verformungsinduzierenden Halbleiterlegierung (204) von der ersten Gateelektrodenstruktur (210A); Bilden einer Hartmaske, um zumindest das erste Halbleitergebiet (202A) und die erste Gateelektrodenstruktur (210A) abzudecken und um zumindest einen Teil der Abstandshalterschicht (203), der über dem zweiten Halbleitergebiet (210B) gebildet ist, freizulegen; und Bilden eines zweiten Versatzabstandshalters (203B) aus der Abstandshalterschicht (203) an der zweiten Gateelektrodenstruktur (210B) unter Anwendung der Hartmaske (220) als eine Ätzmaske; Bilden von Drain- und Sourcegebieten (252) in dem ersten und dem zweiten Halbleitergebiet (202A, 202B) und Ersetzen des Platzhaltermaterials (212) der ersten und der zweiten Gateelektrodenstruktur (210A, 210B) durch ein leitendes Elektrodenmaterial nach dem Bilden der Drain- und Sourcegebiete (252).

    SOI-Halbleiterbauelement mit reduzierter Topographie über einem Substratfensterbereich

    公开(公告)号:DE102010001400B4

    公开(公告)日:2019-12-05

    申请号:DE102010001400

    申请日:2010-01-29

    Abstract: Verfahren zur Herstellung eines SOl-Halbleiterbauelements (200), wobei das Verfahren umfasst:Freilegen eines Bereichs (210a) eines kristallinen Substratmaterials (202) des SOI-Halbleiterbauelements (200);Bilden mehrerer Schaltungselemente (250) in dem freigelegten Bereich (210a) des kristallinen Substratmaterials (202);Bilden eines Transistors (260) in einer Halbleiterschicht (204) des SOI-Halbleiterbauelements (200), wobei die Halbleiterschicht (204) über dem kristallinen Substratmaterial (202) und einer vergrabenen, isolierenden Schicht (203) ausgebildet ist;Bilden eines dielektrischen Materials (222) über den mehreren Schaltungselementen (250) und dem Transistor (260);Bilden eines Einebnungsmaterials (205) über dem dielektrischen Material (222);Einebnen des dielektrischen Materials (222) durch Aussetzen des SOI-Halbleiterbauelements (200) an eine Ätzumgebung, die das Einebnungsmaterial und einen überschüssigen Bereich des dielektrischen Materials (222) entfernt; undBilden von Kontaktelementen (223a) in dem eingeebneten dielektrischen Material (222), so dass eine Verbindung zu dem Transistor (260) und den mehreren Schaltungselementen (250) hergestellt wird.

    SOI-Halbleiterbauelement mit Substratdioden, die eine topographietolerante Kontaktstruktur besitzen

    公开(公告)号:DE102010001398B4

    公开(公告)日:2018-05-30

    申请号:DE102010001398

    申请日:2010-01-29

    Abstract: Halbleiterbauelement mit:mehreren Substratdioden (250), die in und über einem kristallinen Substratmaterial (202) in einem ersten Bauteilbereich (210a) ausgebildet sind, wobei jede der mehreren Substratdioden (250) eine erste Diodenelektrode (253) und eine zweite Diodenelektrode (252) aufweist;einem Transistor (260), der in und über einer Halbleiterschicht (204) ausgebildet ist, die in einem zweiten Bauteilbereich (210b) vorgesehen ist, wobei die Halbleiterschicht (204) auf einer vergrabenen isolierenden Schicht (203) ausgebildet ist;einer über dem Transistor (260) und den mehreren Substratdioden (250) gebildeten Kontaktebene (220) mit einem Höhenniveau, das in dem ersten Bauteilbereich geringer ist als das Höhenniveau in dem zweiten Bauteilbereich, und die ein dielektrisches Material (221, 222) und mehrere Kontaktelemente (223a, 223t) aufweist, wovon jedes einer ersten Teilmenge (223a) der mehreren Kontaktelemente eine Verbindung zu einer entsprechenden der ersten Diodenelektroden (253) herstellt, wobei zumindest ein zweites (223t) der mehreren Kontaktelemente eine Verbindung zu jeder zweiten Diodenelektrode (252) der mehreren Substratdioden (250) herstellt;einer Metallisierungsschicht (230), die über der Kontaktebene (220) ausgebildet ist, und mehrere Metallleitungen (233a, 233t) in einem dielektrischen Material (231) derart aufweist, dass diese zu den mehreren Kontaktelementen (223a, 223t) eine Verbindung herstellen,wobei das mindestens eine zweite (223t) der mehreren Kontaktelemente eine Verbindung zu einer der mehreren Metallleitungen (233t) außerhalb des ersten Bauteilbereichs (210a) herstellt.

Patent Agency Ranking