Unterschiedliche Schwellwertspannungseinstellung in PMOS-Transistoren durch unterschiedliche Herstellung eines Kanalhalbleitermaterials

    公开(公告)号:DE102010063781B4

    公开(公告)日:2016-08-11

    申请号:DE102010063781

    申请日:2010-12-21

    Abstract: Verfahren mit: Bilden einer schwellwertspannungseinstellenden Halbleiterlegierung auf einem ersten Halbleitergebiet, während ein zweites Halbleitergebiet maskiert ist, wobei Bilden der schwellwertspannungseinstellenden Halbleiterlegierung Bilden eines silizium- und germaniumenthaltenden Halbleitermaterials umfasst; Bilden einer ersten Gateelektrodenstruktur eines ersten p-Kanaltransistors mit einer ersten Gatelänge über dem ersten Halbleitergebiet, das die schwellwertspannungseinstellende Halbleiterlegierung aufweist; Bilden einer zweiten Gateelektrodenstruktur eines zweiten p-Kanaltransistors mit einer zweiten Gatelänge, die kleiner ist als die erste Gatelänge, auf dem zweiten Halbleitergebiet, wobei die erste und die zweite Gateelektrodenstruktur ein dielektrisches Material mit großem ε enthalten, wobei die zweite Gatelänge 50 nm oder kleiner ist; Ausführen einer Wannenimplantationssequenz derart, dass die maximale Wannendotierstoffkonzentration vor dem Bilden der ersten und der zweiten Gateelektrodenstruktur eingestellt wird; Bilden eines ersten Drain- und Sourcegebiets in dem ersten Halbleitergebiet; und Bilden eines zweiten Drain- und Sourcegebiets in dem zweiten Halbleitergebiet, wobei die ersten und zweiten Drain- und Sourcegebiete die gleiche Leitfähigkeitsart besitzen.

Patent Agency Ranking