公开(公告)号：DE112012003959B4

公开(公告)日：2020-12-24

申请号：DE112012003959

申请日：2012-09-11

Applicant: GLOBALFOUNDRIES INC

Inventor： COONEY EDWARD C ,  GAMBINO JEFFREY P ,  HE ZHONG-XIANG ,  LIU XIAO-HU ,  MCDEVITT THOMAS L ,  MILO GARY L ,  MURPHY WILLIAM J

IPC: H01L23/522 ,  H01L21/768

Abstract: Halbleitereinheit, die aufweist:einen Isolator (102); undeine Vielzahl von vertikal gestapelten Schichten (E1, E2, En) auf dem Isolator (102), wobei jede der vertikal gestapelten Schichten (E1, E2, En) beinhaltet:zumindest einen ersten dielektrischen Isolatorabschnitt;zumindest einen ersten Leiter (104A, 104A') in dem ersten dielektrischen Isolatorabschnitt;zumindest eine erste Nitridabdeckung (106), die den ersten Leiter (104A, 104A') abdeckt;zumindest einen zweiten dielektrischen Isolatorabschnitt;zumindest einen zweiten Leiter (104B, 104B') in dem zweiten dielektrischen Isolatorabschnitt; undeine zweite Nitridabdeckung (106), die den zweiten Leiter (104B, 104B') abdeckt,wobei der erste Leiter (104A, 104A') in den vertikal gestapelten Schichten (E1, E2, En) erste vertikal gestapelte Leiterschichten ausbildet,wobei der zweite Leiter (104B, 104B') in den vertikal gestapelten Schichten zweite vertikal gestapelte Leiterschichten ausbildet,wobei die ersten vertikal gestapelten Leiterschichten (104A, 104A') zu den zweiten vertikal gestapelten Leiterschichten (104B, 104B') benachbart sind, wobei jede der vertikal gestapelten Schichten des Weiteren ein Zwischenstapelmaterial beinhaltet, das zwischen den ersten vertikal gestapelten Leiterschichten und den zweiten vertikal gestapelten Leiterschichten positioniert ist, unddas Zwischenstapelmaterial mehrere Luftspalte (302a) aufweist, wobei zwischen einem ersten und einem zweiten Luftspalt ein dielektrisches Isolationsmaterial vorgesehen ist.

公开(公告)号：DE112012004106B4

公开(公告)日：2018-06-14

申请号：DE112012004106

申请日：2012-08-03

Applicant: GLOBALFOUNDRIES INC

Inventor： COONEY EDWARD C ,  DUNN JAMES S ,  MARTIN DALE W ,  MUSANTE CHARLES F ,  RAINEY BETH-ANN ,  SHI LEATHEN ,  SPROGIS EDMUND J ,  TSANG CORNELIA K

IPC: H01L21/60 ,  H01L21/58

Abstract: Verfahren zum Bonden eines Substrats, das ein Bauelementsubstrat (10) mit einer ersten Oberfläche (15) und einer zweiten Oberfläche (13) beinhaltet, die entgegengesetzt zu der ersten Oberfläche ist, wobei das Verfahren aufweist:• Bilden von elektronischen Bauelementen (18-21) von wenigstens einem Produkt-Chip, wobei die erste Oberfläche des Bauelementsubstrats verwendet wird;• Bilden einer ersten Verdrahtungsschicht einer Zwischenverbindungsstruktur (26) für die elektronischen Bauelemente des wenigstens einen Produkt-Chips, wobei die Zwischenverbindungsstruktur eine dielektrische Zwischenlagenschicht mit einer Oberseite beinhaltet, die erste Verdrahtungsschicht erste (36) und zweite (34) leitfähige Elemente beinhaltet, die über die Oberseite der dielektrischen Zwischenlagenschicht (32) hinaus ragen, und das erste und das zweite leitfähige Element durch eine Lücke (37a, 37b) getrennt sind;• Planarisieren der ersten Verdrahtungsschicht, wobei das Planarisieren der ersten Verdrahtungsschicht des Weiteren aufweist:- Füllen der Lücke zwischen dem ersten und dem zweiten leitfähigen Element mit einer ersten Isolatorschicht (40), die aus einem ersten dielektrischen Material besteht;- Abscheiden einer zweiten Isolatorschicht (42), die aus einem zweiten dielektrischen Material besteht, auf der ersten Isolatorschicht, wobei die erste und die zweite Isolatorschicht jeweils einen ersten Anteil über dem ersten leitfähigen Element und einen zweiten Anteil über der Lücke beinhalten, wobei die ersten Anteile um eine erste Höhe über die Oberseite der dielektrischen Zwischenlagenschicht hinaus ragen und wobei die zweiten Anteile um eine zweite Höhe über die Oberseite der dielektrischen Zwischenlagenschicht hinaus ragen; und- Polieren der ersten und der zweiten Isolatorschicht, um einen Unterschied zwischen der ersten Höhe und der zweiten Höhe zu verringern, wobei das erste dielektrische Material der ersten Isolatorschicht nach dem Polieren eine Oberseite des ersten leitfähigen Elements und eine Oberseite des zweiten leitfähigen Elements bedeckt und das zweite dielektrische Material der zweiten Isolatorschicht das erste dielektrische Material der ersten Isolatorschicht in der Lücke bedeckt, wobei es die Lücke wenigstens teilweise füllt;• Bonden eines Handhabungswafers (52) an der ersten Verdrahtungsschicht nach dem Planarisieren der ersten Verdrahtungsschicht;• Entfernen eines Bulk-Substrats (12) von dem an dem Handhabungswafer gebondenen Bauelementsubstrat, um eine vergrabene Isolatorschicht freizulegen und dadurch die zweite Oberfläche (54) auf der vergrabenen Isolatorschicht (16) zu definieren, wobei das Bauelementsubstrat das Bulk-Substrat, eine Bauelemente-Schicht sowie die vergrabene Isolatorschicht beinhaltet, welche die Bauelemente-Schicht von dem Bulk-Substrat trennt, wobei die Bauelemente-Schicht die elektronischen Bauelemente beinhaltet; und• Bonden der zweiten Oberfläche des Bauelementsubstrats an ein Handhabungssubstrat (56) nach dem Entfernen des Bulk-Substrats.