公开(公告)号：DE102018206813A1

公开(公告)日：2019-08-08

申请号：DE102018206813

申请日：2018-05-03

Applicant: GLOBALFOUNDRIES INC

Inventor： JAISWAL AKHILESH ,  JACOB AJEY P ,  PAUL BIPUL C ,  TAYLOR WILLIAM ,  SHUM DANNY PAK-CHUM

IPC: G11C11/16 ,  H01L27/22

Abstract: Eine magnetoresistive Speicher (MRM) -Struktur umfasst eine Sourceleitung und einen ersten Transistor, der ein Sourcegebiet und ein Draingebiet umfasst. Die Sourceleitung ist mit dem Sourcegebiet des ersten Transistors elektrisch verbunden. Die MRM-Struktur umfasst ferner eine MRM-Zelle, die einen MRM-Transistor umfasst, der mit einem magnetischen Tunnelkontakt (MTJ) des MRM elektrisch in Reihe geschaltet ist. Der MRM-Transistor ist mit dem Draingebiet des ersten Transistors elektrisch verbunden, so dass die MRM-Zelle mit dem ersten Transistor elektrisch in Reihe geschaltet ist. Weiterhin umfasst die MRM-Struktur ferner einen Spannungsverstärker, der mit einem Mittelpunktknoten des ersten Transistors und des MRM-Transistors elektrisch verbunden ist, einen Erfassungsverstärker, der mit dem Spannungsverstärker elektrisch verbunden ist, und eine Bitleitung, die mit dem MRM-MTJ der MRM-Zelle elektrisch verbunden ist.

公开(公告)号：DE102018206813B4

公开(公告)日：2020-03-05

申请号：DE102018206813

申请日：2018-05-03

Applicant: GLOBALFOUNDRIES INC

Inventor： JAISWAL AKHILESH ,  JACOB AJEY P ,  PAUL BIPUL C ,  TAYLOR WILLIAM ,  SHUM DANNY PAK-CHUM

IPC: G11C11/16 ,  H01L27/22

Abstract: Magnetoresistive Speicher (MRM) -Struktur, umfassend:eine Sourceleitung;einen ersten Transistor mit einem Sourcegebiet und einem Draingebiet, wobei die Sourceleitung mit dem Sourcegebiet des ersten Transistors elektrisch verbunden ist;einen magnetischen Tunnelkontakt (MTJ) als Bezug, der zu dem ersten Transistor elektrisch in Reihe geschaltet ist, wobei der Bezugs-MTJ mit dem Draingebiet des ersten Transistors elektrisch verbunden ist;eine MRM-Zelle, die einen MRM-Transistor umfasst, der zu einem MRM-MTJ elektrisch in Reihe geschaltet ist, wobei der MRM-Transistor mit dem Bezugs-MTJ elektrisch verbunden ist, so dass die MRM-Zelle zu dem ersten Transistor und dem Bezugs-MTJ elektrisch in Reihe geschaltet ist;einen Spannungsverstärker, der mit einem Mittelpunktknoten des ersten Transistors und des MRM-Transistors elektrisch verbunden ist;einen Erfassungsverstärker, der mit dem Spannungsverstärker elektrisch verbunden ist; undeine Bitleitung, die mit dem MRM-MTJ der MRM-Zelle elektrisch verbunden ist.

公开(公告)号：DE102013209110B4

公开(公告)日：2015-05-07

申请号：DE102013209110

申请日：2013-05-16

Applicant: GLOBALFOUNDRIES INC

Inventor： MASZARA WITOLD P ,  JACOB AJEY P ,  LICAUSI NICHOLAS V ,  FRONHEISER JODY A ,  AKARVARDAR KEREM

IPC: H01L21/336 ,  H01L21/306 ,  H01L21/84 ,  H01L29/267

Abstract: Verfahren zum Bilden einer FinFET-Vorrichtung, das umfasst: Bilden einer strukturierten Hartmaskenschicht über einem Substrat, das aus einem ersten halbleitenden Material besteht; Durchführen eines ersten Ätzprozesses durch die strukturierte Hartmaskenschicht, um mehrere voneinander beabstandete Gräben festzulegen, die für die Vorrichtung einen ersten Teil eines Grats, der aus dem ersten Halbleitermaterial besteht, festlegen; Bilden einer Schicht aus isolierendem Material in den Gräben, wobei die Schicht aus isolierendem Material die Gräben und die strukturierte Hartmaskenschicht überfüllt; Durchführen eines Planarisierungsprozesses an der Schicht aus isolierendem Material, bei dem die strukturierte Hartmaskenschicht, die oberhalb des ersten Teils des Grats angeordnet ist, freigelegt wird; Durchführen eines zweiten Ätzprozesses, um das Hartmaskenmaterial, das über dem ersten Teil des Grats angeordnet ist, zu entfernen und dadurch eine obere Fläche des ersten Teils des Grats freizulegen und eine Vertiefung in der Schicht aus isolierendem Material oberhalb des ersten Teils des Grats festzulegen; Bilden eines zweiten Teils des Grats innerhalb der Vertiefung auf der oberen Fläche des ersten Teils des Grats, wobei der zweite Teil des Grats aus einem zweiten halbleitenden Material besteht, das von dem ersten halbleitenden Material verschieden ist; und Durchführen eines dritten Ätzprozesses an der Schicht aus isolierendem Material, so dass eine obere Fläche des isolierenden Materials sich unterhalb einer oberen Fläche des zweiten Teils des Grats befindet, nachdem der dritte Ätzprozess durchgeführt wurde.

公开(公告)号：DE102014211026A1

公开(公告)日：2015-01-22

申请号：DE102014211026

申请日：2014-06-10

Applicant: GLOBALFOUNDRIES INC

Inventor： JACOB AJEY P ,  AKARVARDAR MURAT K ,  FRONHEISER JODY ,  MASZARA WITOLD P

IPC: H01L21/336 ,  H01L21/283 ,  H01L21/8234 ,  H01L29/423 ,  H01L29/78

Abstract: Es werden hierin verschiedene Verfahren zum Bilden alternativer Finmaterialien offenbart, die in einem stabilen oder metastabilen Zustand sind. In einem Fall wird ein stabiler Austauschfin bis zu einer Höhe gewachsen, die größer ist als eine uneingeschränkte stabile kritische Dicke des Austauschfinmaterials und entlang seiner gesamten Höhe eine Defektdichte von 104 Defekte/cm2 oder weniger aufweist. In einem anderen Fall wird ein metastabiler Austauschfin bis zu einer Höhe gewachsen, die größer ist als eine uneingeschränkte metastabile kritische Dicke des Austauschfinmaterials und wobei der Austauschfin entlang von wenigstens 90% seiner gesamten Höhe eine Defektdichte von 105 Defekte/cm2 oder weniger aufweist.

公开(公告)号：DE102013209110A1

公开(公告)日：2013-11-21

申请号：DE102013209110

申请日：2013-05-16

Applicant: GLOBALFOUNDRIES INC

Inventor： MASZARA WITOLD P ,  JACOB AJEY P ,  LICAUSI NICHOLAS V ,  FRONHEISER JODY A ,  AKARVARDAR KEREM

IPC: H01L21/336 ,  H01L21/306 ,  H01L21/84 ,  H01L29/267

Abstract: Ein hierin angegebenes veranschaulichendes Verfahren umfasst ein Durchführen eines ersten Ätzprozesses durch eine strukturierte Hartmaskenschicht, um mehrere voneinander beabstandete Gräben in einem Substrat festzulegen, die für die Vorrichtung einen ersten Teil eines Grats festlegen, Bilden einer Schicht aus isolierendem Material in den Gräben und Durchführen eines Planarisierungsprozesses an der Schicht aus isolierendem Material, um die strukturierte Hartmaske freizulegen, Durchführen eines zweiten Ätzprozesses, um die Hartmaskenschicht zu entfernen und in der Schicht aus isolierendem Material eine Vertiefung festzulegen, Bilden eines zweiten Teils des Grats in der Vertiefung, wobei der zweite Teil des Grats aus einem halbleitenden Material besteht, das von dem des Substrats verschieden ist, und Durchführen eines dritten Ätzprozesses an der Schicht aus isolierendem Material, so dass sich eine obere Fläche des isolierenden Materials unterhalb einer oberen Fläche des zweiten Teils des Grats befindet.

公开(公告)号：DE102014211026B4

公开(公告)日：2019-04-25

申请号：DE102014211026

申请日：2014-06-10

Applicant: GLOBALFOUNDRIES INC

Inventor： JACOB AJEY P ,  AKARVARDAR MURAT K ,  FRONHEISER JODY ,  MASZARA WITOLD P

IPC: H01L21/336 ,  H01L21/3205 ,  H01L21/8234 ,  H01L29/04 ,  H01L29/78

Abstract: Verfahren, umfassend:Bilden eines Grabens (17) in einer Schicht aus isolierendem Material (22), das über einem Substrat angeordnet ist, welches ein erstes Halbleitermaterial umfasst, wobei der Graben eine Oberfläche (20S) des Substrats freilegt, wobei der Graben am Boden des Grabens eine Breite (17W) aufweist, die kleiner oder gleich 20 nm ist, und eine Tiefe (17D) aufweist, die kleiner oder gleich 60 nm ist, und ein Aspektverhältnis aufweist, das kleiner als 3.5 ist; undDurchführen eines epitaktischen Abscheidungsprozesses zum Bilden eines stabilen Austauschfinmaterials über der freiliegenden Oberfläche des Substrats,wobei der Austauschfin eine Höhe aufweist, die 60 nm oder weniger beträgt, und der Austauschfin entlang einer Kristallebene voll verspannt ist, die einer axialen Längenrichtung des Austauschfins entspricht,wobei der Austauschfin ein zweites Halbleitermaterial umfasst, das von dem ersten Halbleitermaterial verschieden ist,wobei das Austauschfinmaterial über seine gesamte Höhe eine Defektdichte von 10Defekte/cmoder weniger aufweist, undwobei die Höhe des Austauschfins größer ist als eine uneingeschränkte stabile kritische Dicke des zweiten Halbleitermaterials.

公开(公告)号：DE102014203524B4

公开(公告)日：2016-12-08

申请号：DE102014203524

申请日：2014-02-27

Applicant: GLOBALFOUNDRIES INC

Inventor： FRONHEISER JODY ,  JACOB AJEY P ,  MASZARA WITOLD P ,  AKARVARDAR KEREM

IPC: H01L29/78 ,  H01L21/336

Abstract: Bauelement (100), das umfasst: eine Substratflosse (104), die in einem Substrat (102) ausgebildet ist, das aus einem ersten Halbleitermaterial mit einem Kristallaufbau besteht, wobei wenigstens eine Seitenwand der Substratflosse (104) in einer kristallographischen -Richtung des Kristallaufbaus des Substrats (102) angeordnet ist, einen Ersatzflossenaufbau (114), der über der Substratflosse (104) angeordnet ist, wobei der Ersatzflossenaufbau (114) aus einem Halbleitermaterial besteht, das sich von dem ersten Halbleitermaterial unterscheidet, und einen Gate-Aufbau (200), der um wenigstens einen Teil des Ersatzflossenaufbaus (114) herum angeordnet ist.

公开(公告)号：DE102014203524A1

公开(公告)日：2014-09-18

申请号：DE102014203524

申请日：2014-02-27

Applicant: GLOBALFOUNDRIES INC

Inventor： FRONHEISER JODY ,  JACOB AJEY P ,  MASZARA WITOLD P ,  AKARVARDAR KEREM

IPC: H01L29/78 ,  H01L21/336

Abstract: Ein beispielhaftes hier angegebenes Bauelement umfasst: eine Substratflosse, die in einem Substrat ausgebildet ist, das aus einem ersten Halbleitermaterial besteht, wobei wenigstens eine Seitenwand der Substratflosse im Wesentlichen in einer kristallographischen -Richtung des Kristallaufbaus des Substrats angeordnet ist; einen Ersatzflossenaufbau, der über der Substratflosse angeordnet ist, wobei der Ersatzflossenaufbau aus einem Halbleitermaterial besteht, das sich von dem ersten Halbleitermaterial unterscheidet; und einen Gate-Aufbau, der um wenigstens einen Teil des Ersatzflossenaufbaus herum angeordnet ist.