Verfahren zum Bilden von vertikalen Feldeffekttransistoren mit selbstausgerichteten Gates und Gateerweiterungen um die sich ergebende Struktur

    公开(公告)号:DE102018207344A1

    公开(公告)日:2019-03-21

    申请号:DE102018207344

    申请日:2018-05-11

    Abstract: Es wird ein Verfahren zum Bilden einer integrierten Schaltung (IC) beschrieben, das mehrere vertikale Feldeffekttransistoren (VFETs) umfasst (z. B. in einer VFET-Anordnung). In dem Verfahren werden selbstausgerichtete Gates für jedes Paar von VFETs und eine selbstausgerichtete Gateerweiterung zum Kontaktieren dieser selbstausgerichteten Gates im Wesentlichen gleichzeitig gebildet, sodass sich die Gates um ein Paar von Halbleiterfinnen wickeln, die sich in einer Ausrichtung befinden, in der sie Ende an Ende ausgerichtet sind, und sodass die Gateerweiterung den Raum zwischen benachbarten Enden dieser Halbleiterfinnen füllt. Durch Bildung von selbstausgerichteten Gates und einer selbstausgerichteten Gateerweiterung für ein Paar von VFETs vermeidet das Verfahren den Bedarf an einer lithografischen Strukturierung von Erweiterungsschnittisolationsbereichen zwischen benachbarten Paaren von VFETs in einer VFET-Anordnung. Demzufolge ermöglicht das Verfahren eine Umsetzung von VFET-Anordnungsdesigns mit einem verringerten Finnenabstand, ohne Defekte zu erzeugen, die z. B. durch Überlagerungsfehler hervorgerufen werden. Hierin wird auch ein IC beschrieben, der gemäß dem Verfahren gebildet wird.

Patent Agency Ranking