中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

10 records (took 0.053 seconds)

    Verfahren zur Herstellung einer Gateelektrodenstruktur mit erhöhter Strukturierungsgleichmäßigkeit
    3.
    发明专利
    Verfahren zur Herstellung einer Gateelektrodenstruktur mit erhöhter Strukturierungsgleichmäßigkeit 未知

    公开(公告)号：DE102010063778B4

    公开(公告)日：2018-05-09

    申请号：DE102010063778

    申请日：2010-12-21

    Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

    Inventor： THEES HANS-JUERGEN ,  BEYER SVEN ,  MAZUR MARTIN ,  LAUFER STEFFEN

    IPC: H01L21/8238 ,  H01L21/266 ,  H01L21/336

    Abstract: Verfahren zur Herstellung einer Gateelektrodenstruktur eines Halbleiterbauelements (200), wobei das Verfahren umfasst:Bilden eines Gateschichtstapels über einem aktiven Gebiet (202A), wobei der Gateschichtstapel ein Elektrodenmaterial (262) aufweist, das ein Halbleitermaterial enthält;Strukturieren des Gateschichtstapels unter Anwendung einer Hartmaske (264A) und eines Ätzprozesses , wobei die Gateelektrodenstruktur (260A) über dem aktiven Gebiet (202A) erzeugt wird;danach Oxidieren freiliegender Halbleiterbereiche;Entfernen der Hartmaske (264A) nach dem Oxidieren durch selektives Ätzen;danach Bilden eines Maskenmaterials (206) über dem aktiven Gebiet (202A); undAusführen eines Implantationsprozesses (208) derart, dass eine Dotierstoffsorte in das Halbleitermaterial (262A) des Elektrodenmaterials eingebaut wird, während das Maskenmaterial (206) als eine Implantationsmaske dient, um den Einbau der Dotierstoffe in das aktive Gebiet zu vermeiden.

    Verfahren zum Erkennen von Wiederholungsdefekten in Lithographiemasken auf der Grundlage von Testsubstraten, die unter veränderlichen Bedingungen belichtet werden
    4.
    发明专利
    Verfahren zum Erkennen von Wiederholungsdefekten in Lithographiemasken auf der Grundlage von Testsubstraten, die unter veränderlichen Bedingungen belichtet werden 未知

    公开(公告)号：DE102007052052B4

    公开(公告)日：2016-02-04

    申请号：DE102007052052

    申请日：2007-10-31

    Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

    Inventor： GRIEBENOW UWE ,  MAZUR MARTIN ,  GRUNDKE WOLFRAM ,  POOCK ANDRE

    IPC: G03F1/72 ,  G01M11/02 ,  G01N21/956 ,  G03F1/00 ,  G03F7/20 ,  G03F7/22

    Abstract: Verfahren zur Erkennung von Defekten (207) auf einer Photolithographiemaske (200), wobei das Verfahren umfasst: Bestimmen eines zulässigen Bereichs an Parameterwerten jedes Belichtungsparameters einer Belichtungsparametereinstellung, wenn die Photolithographiemaske (200) während der Produktion eingesetzt wird; Ausführen mehrerer Belichtungsprozesse mit der Photolithographiemaske (200) auf der Grundlage einer ersten Belichtungsparametereinstellung (E1), um mehrere erste Bilder (261A) der Photolithographiemaske (200) zu erzeugen, wobei mindestens ein Parameterwert der ersten Belichtungsparametereinstellung außerhalb des zulässigen Bereichs liegt; Ausführen mehrerer Belichtungsprozesse mit der Photolithographiemaske (200) auf der Grundlage einer zweiten Belichtungsparametereinstellung (E2), um mehrere zweite Bilder (261B) der Photolithographiemaske (200) zu erzeugen, wobei zumindest ein Parameterwert der zweiten Belichtungsparametereinstellung außerhalb des zulässigen Bereichs liegt und sich die erste und die zweite Belichtungsparametereinstellung (E1, E2) zumindest in einem Parameterwert unterscheiden; und Ausführen eines Defektinspektionsprozesses mittels einer Inspektionsanlage (270) an den mehreren ersten und zweiten Bildern (261A, 261B), um das Vorhandensein eines sich wiederholenden Defekts (262A, 262D, 262F, 262H, 262I, 262L) in mindestens einigen der ersten und zweiten Bilder (261A, 261B) abzuschätzen.

    Metallgateelektrodenstrukturen und Verfahren zu deren Herstellung durch eine Reduzierung des Gatefüllaspektverhältnisses in einer Austauschgatetechnologie
    5.
    发明专利
    Metallgateelektrodenstrukturen und Verfahren zu deren Herstellung durch eine Reduzierung des Gatefüllaspektverhältnisses in einer Austauschgatetechnologie 未知

    公开(公告)号：DE102011077661B4

    公开(公告)日：2016-08-11

    申请号：DE102011077661

    申请日：2011-06-16

    Applicant: GLOBALFOUNDRIES INC

    Inventor： HEMPEL KLAUS ,  WEI ANDY ,  MAZUR MARTIN

    IPC: H01L21/8234 ,  H01L21/8238 ,  H01L27/088

    Abstract: Verfahren zur Herstellung von Gateelektrodenstrukturen, wobei das Verfahren umfasst: Bilden von Öffnungen (260o) durch Entfernung eines Platzhaltermaterials (264) einer ersten Gateelektrodenstruktur (260a) und einer zweiten Gateelektrodenstruktur (260b); Bilden einer ersten metallenthaltenden Elektrodenmaterialschicht (261a) auf Oberflächenbereichen in der Öffnung in der ersten und der zweiten Gateelektrodenstruktur (260a, 260b); Bilden einer zweiten metallenthaltenden Elektrodenmaterialschicht (261b) auf der ersten metallenthaltenden Elektrodenmaterialschicht (261b); Entfernen der zweiten metallenthaltenden Elektrodenmaterialschicht (261b) aus der Öffnung in der ersten Gateelektrodenstruktur (260a) und aus einem oberen Bereich (260u) der Öffnung in der zweiten Gateelektrodenstruktur (260b) während die zweite metallenthaltende Elektrodenmaterialschicht (261b) in einem unteren Bereich (260d) der Öffnung in der zweiten Gateelektrodenstruktur (260b) bewahrt wird; und Bilden eines Elektrodenmetalls (262) in der Öffnung der ersten Gateelektrodenstruktur (260a) auf der ersten metallenthaltenden Elektrodenmaterialschicht (261a) und in der Öffnung der zweiten Gateelektrodenstruktur (260b) auf der ersten metallenthaltenden Elektrodenmaterialschicht (261a) und der zweiten metallenthaltenden Elektrodenmaterialschicht (261b), die in dem unteren Bereich (260d) bewahrt ist.

    Verbesserte Deckschichtintegrität in einem Gatestapel durch Verwenden einer Hartmaske für die Abstandshalterstrukturierung
    6.
    发明专利
    Verbesserte Deckschichtintegrität in einem Gatestapel durch Verwenden einer Hartmaske für die Abstandshalterstrukturierung 未知

    公开(公告)号：DE102009031110B4

    公开(公告)日：2013-06-20

    申请号：DE102009031110

    申请日：2009-06-30

    Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

    Inventor： LENSKI MARKUS ,  RUTTLOFF KERSTIN ,  MAZUR MARTIN ,  SELIGER FRANK ,  OTTERBACH RALF

    IPC: H01L21/8238

    Abstract: Verfahren mit: Bilden einer ersten Gateelektrodenstruktur (210A) über einem ersten Halbleitergebiet (202A) eines Halbleiterbauelements (200) und einer zweiten Gateelektrodenstruktur (210B) über einem zweiten Halbleitergebiet (202B), wobei die erste und die zweite Gateelektrodenstruktur (210A, 210B) eine Gateisolationsschicht mit einem dielektrischen Material mit großem &egr;, ein Platzhaltermaterial (212) und eine auf dem Platzhaltermaterial (212) gebildete dielektrische Deckschicht (213, 213A, 213B) aufweisen; Bilden einer Abstandshalterschicht (203) über dem ersten und dem zweiten Halbleitergebiet (202A, 202B) und über der ersten und der zweiten Gateelektrodenstruktur (210A, 210B); Bilden eines ersten Versatzabstandshalters (203A) an der ersten Gateelektrodenstruktur (210A) aus der Abstandshalterschicht (203), während die zweite Gateelektrodenstruktur (201B) und das zweite Halbleitergebiet (202B) von der Abstandshalterschicht (203) bedeckt bleiben; Bilden einer verformungsinduzierenden Halbleiterlegierung (204) in dem ersten Halbleitergebiet (202A) zur Induzierung einer Verformung in dem ersten Halbleitergebiet (202A) unter Anwendung des ersten Versatzabstandshalters (203A) zum Einstellen eines lateralen Abstands der verformungsinduzierenden Halbleiterlegierung (204) von der ersten Gateelektrodenstruktur (210A); Bilden einer Hartmaske, um zumindest das erste Halbleitergebiet (202A) und die erste Gateelektrodenstruktur (210A) abzudecken und um zumindest einen Teil der Abstandshalterschicht (203), der über dem zweiten Halbleitergebiet (210B) gebildet ist, freizulegen; und Bilden eines zweiten Versatzabstandshalters (203B) aus der Abstandshalterschicht (203) an der zweiten Gateelektrodenstruktur (210B) unter Anwendung der Hartmaske (220) als eine Ätzmaske; Bilden von Drain- und Sourcegebieten (252) in dem ersten und dem zweiten Halbleitergebiet (202A, 202B) und Ersetzen des Platzhaltermaterials (212) der ersten und der zweiten Gateelektrodenstruktur (210A, 210B) durch ein leitendes Elektrodenmaterial nach dem Bilden der Drain- und Sourcegebiete (252).

    Abtrag einer Deckschicht in einem Metallgatestapel mit großem &egr; unter Anwendung eines Ätzprozesses
    7.
    发明专利
    Abtrag einer Deckschicht in einem Metallgatestapel mit großem &egr; unter Anwendung eines Ätzprozesses 未知

    公开(公告)号：DE102009031146B4

    公开(公告)日：2012-01-26

    申请号：DE102009031146

    申请日：2009-06-30

    Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

    Inventor： RICHTER RALF ,  SELIGER FRANK ,  MAZUR MARTIN

    IPC: H01L21/336 ,  H01L21/311

    Abstract: Verfahren: Bilden eines Opfermaskenmaterials über einer Gateelektrodenstruktur eines Transistors, wobei die Gateelektrodenstruktur ein dielektrisches Material mit großem &egr;, ein über dem dielektrischen Material mit großem &egr; gebildetes Platzhaltermaterial und eine dielektrische Deckschicht, die über dem Platzhaltermaterial gebildet ist, aufweist; Entfernen zumindest eines Teils der dielektrischen Deckschicht in Anwesenheit des Opfermaskenmaterials; Entfernen des Opfermaskenmaterials; Bilden eines dielektrischen Zwischenschichtmaterials über dem Transistor; Ausführen eines Materialabtragungsprozesses, um das Platzhaltermaterial freizulegen; und Ersetzen des Platzhaltermaterials durch ein Metall enthaltendes Elektrodenmaterial.

Patent Agency Ranking