公开(公告)号：DE112011103249T5

公开(公告)日：2013-08-14

申请号：DE112011103249

申请日：2011-09-22

Applicant: IBM

Inventor： FOMPEYRINE JEAN ,  MARCHIORI CHIARA ,  ANDERSSON CAROLINE ,  WEBB DAVID J

IPC: H01L21/28 ,  H01L29/10 ,  H01L29/165 ,  H01L29/36 ,  H01L29/51

Abstract: Die vorliegende Erfindung betrifft eine Halbleitereinheit, die eine Gate-Stapel-Struktur (1) aufweist, wobei die Gate-Stapel-Struktur (1) aufweist: wenigstens ein Substrat (10), das einen Halbleiter aufweist, der mit n-Typ-Trägern wesentlich dotiert ist; wenigstens eine auf dem Substrat (10) gebildete Passivierungsschicht (12), die Silicium aufweist; und wenigstens eine auf der Passivierungsschicht (12) gebildete Isolatorschicht (13), wobei die Gate-Stapel-Struktur (1) ferner aufweist: wenigstens einen Zwischenschicht-Dotierstoff, der zwischen dem Substrat (10) und der Passivierungsschicht (12) bereitgestellt ist, wobei der Zwischenschicht-Dotierstoff einen n-Typ-Dotierstoff (11) aufweist, der ausgewählt ist, um das Steuern einer Schwellenspannung zu ermöglichen, die an die Gate-Stapel-Struktur (1) anwendbar ist, wenn die Halbleitereinheit in Verwendung steht.

公开(公告)号：DE112011103249B4

公开(公告)日：2014-01-23

申请号：DE112011103249

申请日：2011-09-22

Applicant: IBM

Inventor： FOMPEYRINE JEAN ,  MARCHIORI CHIARA ,  ANDERSSON CAROLINE ,  WEBB DAVID J

IPC: H01L21/28 ,  H01L29/10 ,  H01L29/165 ,  H01L29/36 ,  H01L29/51

Abstract: Halbleitereinheit, aufweisend eine Gate-Stapel-Struktur (1), wobei die Gate-Stapel-Struktur (1) aufweist: wenigstens ein Substrat (10), das einen Halbleiter aufweist, der mit n-Typ-Trägern wesentlich dotiert ist; wenigstens eine auf dem Substrat (10) gebildete Passivierungsschicht (12), die Silicium aufweist, und wenigstens eine auf der Passivierungsschicht (12) gebildete Isolatorschicht (13), wobei die Gate-Stapel-Struktur (1) ferner aufweist: wenigstens einen Zwischenschicht-Dotierstoff, der zwischen dem Substrat (10) und der Passivierungsschicht (12) bereitgestellt ist, wobei der Zwischenschicht-Dotierstoff einen n-Typ-Dotierstoff (11) aufweist, der ausgewählt ist, um das Steuern einer Schwellenspannung zu ermöglichen, die an die Gate-Stapel-Struktur (1) anwendbar ist, wenn die Halbleitereinheit in Verwendung steht.

公开(公告)号：GB2497257B

公开(公告)日：2013-11-06

申请号：GB201306306

申请日：2011-09-22

Applicant: IBM

Inventor： ANDERSSON CAROLINE ,  FOMPEYRINE JEAN ,  MARCHIORI CHIARA ,  WEBB DAVID J

IPC: H01L21/28 ,  H01L29/10 ,  H01L29/165 ,  H01L29/36

公开(公告)号：GB2497257A

公开(公告)日：2013-06-05

申请号：GB201306306

申请日：2011-09-22

Applicant: IBM

Inventor： ANDERSSON CAROLINE ,  FOMPEYRINE JEAN ,  MARCHIORI CHIARA ,  WEBB DAVID J

IPC: H01L21/28 ,  H01L29/10 ,  H01L29/165 ,  H01L29/36

Abstract: The present invention relates to a semiconductor device comprising a gate stack structure (1), the gate stack structure (1) comprising: at least a substrate (10) comprising a semiconductor that is substantially doped with n-type carriers; at least a passivation layer (12) comprising silicon formed on the substrate (10), and at least an insulator layer (13) formed on the passivation layer (12), wherein the gate stack structure (1) further comprises: at least an interlayer dopant provided between the substrate (10) and the passivation layer (12), the interlayer dopant comprising an n-type dopant (11) that is selected to facilitate control of a threshold voltage applicable to the gate stack structure (1) when the semiconductor device is in use.