公开(公告)号：WO2014083507A2

公开(公告)日：2014-06-05

申请号：PCT/IB2013060435

申请日：2013-11-27

Applicant: IBM ,  IBM CHINA INVEST CO LTD ,  IBM RES GMBH

Inventor： CZORNOMAZ LUKAS ,  FOMPEYRINE JEAN ,  HOFRICHTER JENS ,  OFFREIN BERT JAN ,  RICHTER MIRJA

CPC classification number: G02B6/12004 ,  H01L27/14 ,  H01L31/18 ,  Y02P70/521

Abstract: A semiconductor structure (1) comprises a processed semiconductor substrate (2) including active electronic components (3); a dielectric layer (4) covering at least partially the processed semiconductor substrate (2, 3); an interface layer (5) which is suitable for growing optically active material on the interface layer, wherein the interface layer (5) is bonded to the dielectric layer (4); wherein the optical gain layer (5) and the processed semiconductor substrate (2, 3) are connected through the dielectric layer (4) by electric and/or optical contacts (6). A method for fabricating a semiconductor structure (1) comprises: providing (S1) a processed semiconductor substrate (2) including active electronic components (3); depositing (S2) a dielectric layer (4) covering at least partially the processed semiconductor substrate (2, 3); bonding (S4) an interface layer (5) to the dielectric layer (4), wherein the interface layer (5) is suitable for growing optically active material on the interface layer; and connecting (S7) the interface layer (5) and the processed semiconductor substrate (2, 3) with each other through the dielectric layer (4) by electric and/or optical contacts (6).

Abstract translation: 半导体结构（1）包括具有有源电子部件（3）的被处理半导体基板（2）。 至少部分地覆盖经处理的半导体衬底（2,3）的介电层（4）; 界面层（5），其适于在所述界面层上生长光学活性材料，其中所述界面层（5）结合到所述介电层（4）上; 其中所述光学增益层（5）和经处理的半导体衬底（2,3）通过电和/或光学触点（6）通过介电层（4）连接。 一种制造半导体结构（1）的方法包括：提供（S1）包括有源电子部件（3）的处理的半导体衬底（2）; 沉积（S2）至少部分地覆盖经处理的半导体衬底（2,3）的介电层（4）; 将界面层（5）接合（S4）到介电层（4），其中界面层（5）适于在界面层上生长光学活性材料; 以及通过电和/或光触点（6）通过介电层（4）将界面层（5）和处理后的半导体衬底（2,3）（S7）彼此连接（S7）。

公开(公告)号：JP2000307171A

公开(公告)日：2000-11-02

申请号：JP2000068714

申请日：2000-03-13

Applicant: IBM

Inventor： ALLENSPACH ROLF ,  FOMPEYRINE JEAN ,  FULLERTON ERIC ,  LOCQUET JEAN-PIERRE ,  MORAN TIMOTHY ,  SEO MARIA

IPC: G01R33/09 ,  G11B5/39 ,  G11B5/66 ,  G11B5/74 ,  H01F10/22 ,  H01F10/32 ,  H01F41/18 ,  H01F41/22 ,  H01F41/30 ,  H01L21/8246 ,  H01L27/105 ,  H01L43/08

Abstract: PROBLEM TO BE SOLVED: To realize a pinning layer which is capable of causing a strong pinning effect at a high operating temperature by binging an anti-ferromagnetic layer into direct contact with a ferromagnetic layer so as to induce an exchange bias in the ferromagnetic layer. SOLUTION: A GMR sensor 10 includes a substrate 11 of glass or the like, and a first layer of soft ferromagnetic matter, a second layer 14 of non-magnetic metal matter, a third layer 16 of ferromagnetic matter which is preferably hard magnetic so as to fix its magnetization at a prescribed position, and a fourth layer 18 of anti-ferromagnetic matter functioning as a pinning layer 18 are deposited on the substrate 11. Either or both of the ferromagnetic layers 12 and 16 are formed of Co, cobalt alloy, or other ferromagnetic matter. The second layer 14 of anti-magnetic metal matter functioning as a spacer layer may be formed of precious metal such as Cu, silver or the like. The third layer 16 is fixed or pinned down by the pinning layer 18. Therefore, a magnetic device which includes the structure mentioned above can be normally used in a high-operating temperature environment.

公开(公告)号：DE102021130398A1

公开(公告)日：2022-06-23

申请号：DE102021130398

申请日：2021-11-22

Applicant: IBM

Inventor： OFFREIN BERT JAN ,  FOMPEYRINE JEAN ,  BRAGAGLIA VALERIA

IPC: H01L23/58 ,  G06N3/04 ,  H01L27/115

Abstract: Ausführungsformen der vorliegenden Erfindung stellen ein Computersystem, eine Vorrichtung zum Steuern des spannungsabhängigen Widerstands und ein Verfahren bereit, die aufweisen: mindestens zwei Elektroden an nahegelegenen Endpunkten; eine auf den mindestens zwei Elektroden aufgebrachte erste Schicht, wobei die erste Schicht aus einem Metalloxid besteht; eine auf der zweiten Schicht aufgebrachte zweite Schicht, wobei die zweite erste Schicht aus einem elektrisch leitenden Metalloxid besteht; einen auf der zweiten Schicht aufgebrachten Bildungskontakt, wobei eine Kombination aus dem Bildungskontakt, der auf der ersten Schicht und diese wiederum auf der zweiten Schicht aufgebracht ist, die mindestens zwei Elektroden funktionell miteinander verbindet; und ein Computersystem, das funktionell mit dem Bildungskontakt verbunden ist, wobei das Computersystem so gestaltet ist, dass es eine vorgegebene Spannung an die erste Schicht beziehungsweise die zweite Schicht anlegt und unter Verwendung einer Benutzeroberfläche einen Anstieg des Gesamtwiderstands anzeigt.

公开(公告)号：GB2513531A

公开(公告)日：2014-11-05

申请号：GB201221581

申请日：2012-11-30

Applicant: IBM

Inventor： CZORNOMAZ LUKAS ,  OFFREIN BERT JAN ,  RICHTER MIRJA ,  FOMPEYRINE JEAN ,  HOFRICHTER JENS

IPC: H01L31/18

Abstract: A method of fabricating a semiconductor structure is disclosed. The method includes the steps of : providing a processed, preferably silicon based, substrate 2 which includes active electronic components, e.g. a CMOS wafer; depositing a dielectric layer 4 covering at least part of the processed substrate; bonding an interface layer 5 to the dielectric layer; and interconnecting the interface layer and substrate with each other through the dielectric layer. The interface layer is a seed layer having a lattice constant suitable for growth of III-V material, so that optically active components/material can be grown/deposited onto the structure. In some embodiments the active components are silicon photonics components, optical waveguides, grating coupler, modulators, multiplexers, de-multiplexers, ring resonators or directional components.

公开(公告)号：DE112011103249T5

公开(公告)日：2013-08-14

申请号：DE112011103249

申请日：2011-09-22

Applicant: IBM

Inventor： FOMPEYRINE JEAN ,  MARCHIORI CHIARA ,  ANDERSSON CAROLINE ,  WEBB DAVID J

IPC: H01L21/28 ,  H01L29/10 ,  H01L29/165 ,  H01L29/36 ,  H01L29/51

Abstract: Die vorliegende Erfindung betrifft eine Halbleitereinheit, die eine Gate-Stapel-Struktur (1) aufweist, wobei die Gate-Stapel-Struktur (1) aufweist: wenigstens ein Substrat (10), das einen Halbleiter aufweist, der mit n-Typ-Trägern wesentlich dotiert ist; wenigstens eine auf dem Substrat (10) gebildete Passivierungsschicht (12), die Silicium aufweist; und wenigstens eine auf der Passivierungsschicht (12) gebildete Isolatorschicht (13), wobei die Gate-Stapel-Struktur (1) ferner aufweist: wenigstens einen Zwischenschicht-Dotierstoff, der zwischen dem Substrat (10) und der Passivierungsschicht (12) bereitgestellt ist, wobei der Zwischenschicht-Dotierstoff einen n-Typ-Dotierstoff (11) aufweist, der ausgewählt ist, um das Steuern einer Schwellenspannung zu ermöglichen, die an die Gate-Stapel-Struktur (1) anwendbar ist, wenn die Halbleitereinheit in Verwendung steht.

公开(公告)号：DE112019004944B4

公开(公告)日：2022-07-07

申请号：DE112019004944

申请日：2019-11-28

Applicant: IBM

Inventor： FOMPEYRINE JEAN ,  ABEL STEFAN

IPC: H04L27/00 ,  G06N3/02 ,  G06N3/063 ,  G06N3/067 ,  G06N3/08 ,  H03M13/37 ,  H04B10/00

Abstract: Verfahren zum Demodulieren eines modulierten Signals, wobei das Verfahren aufweist:Empfangen eines modulierten Signals, wobei das modulierte Signal ein Signal ist, das gemäß einer Modulationsfunktion moduliert wird, die schneller variiert als das Signal, wobei die Modulationsfunktion eine Funktion des Signals ist; undDemodulieren des empfangenen modulierten Signals mit einem künstlichen neuronalen Netzwerksystem (KNN-System), wobei das KNN-System trainiert ist, um Bitwerte aus durch die Modulationsfunktion erzeugten Signalmustern zu erkennen, indem Bitwerte aus Mustern des empfangenen modulierten Signals erkannt werden,wobei das Signal vor seiner Modulation einen n-ären Code codiert, wobei n größer oder gleich zwei ist, und das modulierte Signal nach seiner Modulation einen m-ären Code codiert, wobei m grundsätzlich größer als n ist,wobei das Verfahren vor dem Empfangen des modulierten Signals weiterhin aufweist:Modulieren des Signals gemäß der Modulationsfunktion, um das modulierte Signal zu erhalten; undÜbertragen des erhaltenen modulierten Signals, damit dieses vom KNN-System empfangen und anschließend demoduliert wird,wobei das modulierte Signal beim Übertragen optisch übertragen wird,wobei das empfangene modulierte Signal ein optisches Signal und das KNN-System Teil eines photonischen Datenverarbeitungssystems ist, das als Reservoir-Datenverarbeitungssystem konfiguriert ist, undwobei das Verfahren weiterhin ein Einkoppeln des empfangenen modulierten Signals in das KNN-System aufweist, damit das KNN-System das eingekoppelte Signal demoduliert, indem es Bitwerte aus Mustern des eingekoppelten Signals erkennt.

公开(公告)号：DE10007617B4

公开(公告)日：2006-04-20

申请号：DE10007617

申请日：2000-02-18

Applicant: IBM

Inventor： BERGER RUEDIGER ,  DIETZEL ANDREAS H ,  FOMPEYRINE JEAN ,  KRAUSE FRANK ,  LOCQUET JEAN PIERRE ,  MAECHLER ERICH

IPC: G01Q60/56 ,  G01Q70/14 ,  G01R33/10 ,  G01R33/12 ,  G11B5/31 ,  G11B5/455 ,  H01L41/16

Abstract: A magnetic field characterization process, comprising provision of a magnetosensitive layer between a component surface and a scanning force microscope sensor, is new. Independent claims are also included for the following: (i) apparatus for carrying out the above process; (ii) a scanning force microscope sensor bearing a magnetosensitive layer; and (iii) use of a scanning force microscope sensor for characterizing a magnetic field from a magnetic read/write head with micrometer dimensions.

公开(公告)号：DE112011103249B4

公开(公告)日：2014-01-23

申请号：DE112011103249

申请日：2011-09-22

Applicant: IBM

Inventor： FOMPEYRINE JEAN ,  MARCHIORI CHIARA ,  ANDERSSON CAROLINE ,  WEBB DAVID J

IPC: H01L21/28 ,  H01L29/10 ,  H01L29/165 ,  H01L29/36 ,  H01L29/51

Abstract: Halbleitereinheit, aufweisend eine Gate-Stapel-Struktur (1), wobei die Gate-Stapel-Struktur (1) aufweist: wenigstens ein Substrat (10), das einen Halbleiter aufweist, der mit n-Typ-Trägern wesentlich dotiert ist; wenigstens eine auf dem Substrat (10) gebildete Passivierungsschicht (12), die Silicium aufweist, und wenigstens eine auf der Passivierungsschicht (12) gebildete Isolatorschicht (13), wobei die Gate-Stapel-Struktur (1) ferner aufweist: wenigstens einen Zwischenschicht-Dotierstoff, der zwischen dem Substrat (10) und der Passivierungsschicht (12) bereitgestellt ist, wobei der Zwischenschicht-Dotierstoff einen n-Typ-Dotierstoff (11) aufweist, der ausgewählt ist, um das Steuern einer Schwellenspannung zu ermöglichen, die an die Gate-Stapel-Struktur (1) anwendbar ist, wenn die Halbleitereinheit in Verwendung steht.

公开(公告)号：GB2497257B

公开(公告)日：2013-11-06

申请号：GB201306306

申请日：2011-09-22

Applicant: IBM

Inventor： ANDERSSON CAROLINE ,  FOMPEYRINE JEAN ,  MARCHIORI CHIARA ,  WEBB DAVID J

IPC: H01L21/28 ,  H01L29/10 ,  H01L29/165 ,  H01L29/36

公开(公告)号：GB2497257A

公开(公告)日：2013-06-05

申请号：GB201306306

申请日：2011-09-22

Applicant: IBM

Inventor： ANDERSSON CAROLINE ,  FOMPEYRINE JEAN ,  MARCHIORI CHIARA ,  WEBB DAVID J

IPC: H01L21/28 ,  H01L29/10 ,  H01L29/165 ,  H01L29/36

Abstract: The present invention relates to a semiconductor device comprising a gate stack structure (1), the gate stack structure (1) comprising: at least a substrate (10) comprising a semiconductor that is substantially doped with n-type carriers; at least a passivation layer (12) comprising silicon formed on the substrate (10), and at least an insulator layer (13) formed on the passivation layer (12), wherein the gate stack structure (1) further comprises: at least an interlayer dopant provided between the substrate (10) and the passivation layer (12), the interlayer dopant comprising an n-type dopant (11) that is selected to facilitate control of a threshold voltage applicable to the gate stack structure (1) when the semiconductor device is in use.