公开(公告)号：DE112018000485T5

公开(公告)日：2019-10-31

申请号：DE112018000485

申请日：2018-02-28

Applicant: IBM

Inventor： PARNELL THOMAS PATRICK ,  MITTELHOLZER THOMAS ,  BLAETTLER TOBIAS ,  POZIDIS CHARALAMPOS

IPC: H03M7/30

Abstract: Eine Technik für nicht binäre Kontextmischung in einem Komprimierer enthält ein Generieren, durch eine Mehrzahl von Kontextmodellen, von Modellvorhersagen in Bezug auf einen Wert eines nächsten Symbols, das encodiert werden soll. Eine Mischeinrichtung generiert eine Gruppe von endgültigen Vorhersagen aus den Modellvorhersagen. Ein arithmetischer Codierer generiert komprimierte Daten auf Grundlage von empfangenen Eingabesymbolen und die Gruppe von endgültigen Vorhersagen. Die empfangenen Eingabesymbole gehören zu einem Alphabet mit einer Größe von mehr als zwei, und die Mischeinrichtung generiert eine Feature-Matrix aus den Modellvorhersagen und schult einen Klassifizierer, der die Gruppe von endgültigen Vorhersagen generiert.

公开(公告)号：GB2530043A

公开(公告)日：2016-03-16

申请号：GB201415951

申请日：2014-09-10

Applicant: IBM

Inventor： BLAETTLER TOBIAS ,  MITTELHOLZER THOMAS ,  PAPANDREOU NIKOLAOS ,  PARNELL THOMAS ,  POZIDIS CHARALAMPOS ,  STANISAVLJEVIC MILOS

IPC: G11C13/00 ,  G06F11/10 ,  G06F12/02 ,  G11C11/56 ,  G11C16/34 ,  G11C29/26

Abstract: A device 10 and method for storing data in a plurality of multi-level cell (MLC) memory chips 21; each of the multi-level cell memory chips 21 comprising memory cells having a plurality of programmable levels. The device comprises a scrambling unit which generates a plurality of candidate scrambled sequences of data by performing a plurality of scrambling operations on a sequence of data to be stored; a calculation unit which evaluates or calculates a cost function (efficiency metric) for each of the candidate scrambled sequences of data, the result of each of the cost functions being indicative of a balancing degree of sub-sequences of a candidate scrambled sequence, when the sub-sequences of the candidate scrambled sequence are written to the plurality of multi-level cell memory chips; a selection unit which selects one of the candidate scrambled sequences of data based on the results of the calculated cost functions; and a storing unit which stores the selected candidate scrambled sequence of data in the plurality of multi-level cell memory chips by storing the sub-sequences of the selected candidate scrambled sequence across the plurality of multi-level memory chips. An encoding unit 6 may also be included to encode the selected scrambled sequence of data, before storing using an error correcting code (ECC). The scrambling operation may involve an XOR on the stored and scrambled data (figures 3 and 4) .