公开(公告)号：DE112017001421T5

公开(公告)日：2018-11-29

申请号：DE112017001421

申请日：2017-02-20

Applicant: IBM

Inventor： SURA ZEHRA NORMAN ,  CHEN TONG ,  O'BRIEN JOHN KEVIN ,  PRENER DANIEL ARTHUR

IPC: G06F12/00

Abstract: Verfahren und Systeme zur Optimierung einer Anwendung für ein Computersystem mit mehreren verschiedenen Speicherorten, die durch einen oder mehrere Kommunikationskanäle miteinander verbunden sind, beinhalten ein Bestimmen einer oder mehrerer Datenverarbeitungseigenschaften für einen Datenbereich in einer Anwendung. Eine oder mehrere Datenverarbeitungsrichtlinien für den Datenbereich werden basierend auf den einen oder mehreren Datenverarbeitungseigenschaften festgelegt. Für einen Bereich in der Anwendung, der den Datenbereich an verschiedenen Speicherorten verwendet, werden basierend auf den einen oder mehreren Datenverarbeitungseigenschaften Dateneinrichtungskosten bestimmt. Die Anwendung wird in Übereinstimmung mit den einen oder mehreren Datenverarbeitungsrichtlinien und den Dateneinrichtungskosten für die verschiedenen Speicherorte optimiert.

公开(公告)号：CA2680597A1

公开(公告)日：2009-12-23

申请号：CA2680597

申请日：2009-10-16

Applicant: IBM CANADA

Inventor： ARCHAMBAULT ROCH G ,  CHEN TONG ,  GAO YAOQING ,  SURA ZEHRA ,  SILVERA RAUL E ,  MOHAMMED KHALED ,  PEKHIMENKO GENNADY ,  O'BRIEN JOHN K

IPC: G06F9/44 ,  G06F9/46

Abstract: An illustrative embodiment provides a computer-implemented process for managing speculative assist threads for data pre-fetching that analyzes collected source code and cache profiling information to identify a code region containing a delinquent load instruction and generates an assist thread, including a value for a local version number, at a program entry point within the identified code region. Upon activation of the assist thread the local version number of the assist thread is compared to the global unique version number of the main thread for the identified code region and an iteration distance between the assist thread relative to the main thread is compared to a predefined value. The assist thread is executed when the local version number of the assist thread matches the global unique version number of the main thread, and the iteration distance between the assist thread relative to the main thread is within a predefined range of values.

公开(公告)号：CA2680601A1

公开(公告)日：2009-12-23

申请号：CA2680601

申请日：2009-10-16

Applicant: IBM CANADA

Inventor： CHEN TONG ,  GAO YAOQING

IPC: G06F12/02 ,  G06F12/0862 ,  G06F9/46 ,  G06F12/0811

Abstract: An illustrative embodiment provides a computer-implemented process for managing multiple speculative assist threads for data pre-fetching that sends a comma nd from an assist thread of a first processor to second processor and a memory, wherein parameters of the command specify a processor identifier of the second processor, responsive t o receiving the command, reply by the second processor indicating an ability to receive a cache line that is a target of a pre-fetch, responsive to receiving the command replying by the memory indicating a capability to provide the cache line, responsive to receiving replies from t he second processor and the memory, sending, by the first processor, a combined response to the second processor and the memory, wherein the combined response indicates an action, and responsive to the action indicating a transaction can continue sending the requested cache line, by t he memory, to the second processor into a target cache level on the second processor.

公开(公告)号：DE102021130906A1

公开(公告)日：2022-06-30

申请号：DE102021130906

申请日：2021-11-25

Applicant: IBM

Inventor： CHEN TONG ,  BOIVIE RICHARD H ,  BUYUKTOSUNOGLU ALPER

IPC: G06F9/38

Abstract: Ein Verfahren, ein System und eine Vorrichtung zum Bereitstellen von Zugriffen auf Begrenzungsinformationen beim Pufferschutz umfasst Bereitstellen einer Eins-zu-eins-Zuordnung zwischen einem Universalregister und den Begrenzungsinformationen in einem BI-Register (BI = Begrenzungsinformationen), Speichern der geladenen Begrenzungsinformationen im BI-Register zur späteren Verwendung, Bereitstellen der Integrität der Begrenzungsinformationen im BI-Register, die während der Programmausführung aufrechterhalten wird, und Bereitstellen eines proaktiven Ladens der Begrenzungsinformationen mit einer zusätzlichen Ein-Bit-Steuerung bei der Ladeanweisung des BI-Registers.

公开(公告)号：CA2680597C

公开(公告)日：2011-06-07

申请号：CA2680597

申请日：2009-10-16

Applicant: IBM CANADA

Inventor： ARCHAMBAULT ROCH G ,  CHEN TONG ,  GAO YAOQING ,  MOHAMMED KHALED ,  O'BRIEN JOHN K ,  PEKHIMENKO GENNADY ,  SILVERA RAUL E ,  SURA ZEHRA

IPC: G06F9/44 ,  G06F9/46

Abstract: An illustrative embodiment provides a computer-implemented process for managing speculative assist threads for data pre-fetching that analyzes collected source code and cache profiling information to identify a code region containing a delinquent load instruction and generates an assist thread, including a value for a local version number, at a program entry point within the identified code region. Upon activation of the assist thread the local version number of the assist thread is compared to the global unique version number of the main thread for the identified code region and an iteration distance between the assist thread relative to the main thread is compared to a predefined value. The assist thread is executed when the local version number of the assist thread matches the global unique version number of the main thread, and the iteration distance between the assist thread relative to the main thread is within a predefined range of values.

公开(公告)号：CA2680601C

公开(公告)日：2010-11-02

申请号：CA2680601

申请日：2009-10-16

Applicant: IBM CANADA

Inventor： CHEN TONG ,  GAO YAOQING

IPC: G06F12/02 ,  G06F12/0862 ,  G06F9/46 ,  G06F12/0811

Abstract: An illustrative embodiment provides a computer-implemented process for managing multiple speculative assist threads for data pre-fetching that sends a command from an assist thread of a first processor to second processor and a memory, wherein parameters of the command specify a processor identifier of the second processor, responsive to receiving the command, reply by the second processor indicating an ability to receive a cache line that is a target of a pre-fetch, responsive to receiving the command replying by the memory indicating a capability to provide the cache line, responsive to receiving replies from the second processor and the memory, sending, by the first processor, a combined response to the second processor and the memory, wherein the combined response indicates an action, and responsive to the action indicating a transaction can continue sending the requested cache line, by the memory, to the second processor into a target cache level on the second processor.

公开(公告)号：DE102021124623B4

公开(公告)日：2024-11-28

申请号：DE102021124623

申请日：2021-09-23

Applicant: IBM

Inventor： BOIVIE RICHARD H ,  CHEN TONG ,  BUYUKTOSUNOGLU ALPER ,  SAILESHWAR GURURAJ

IPC: G06F12/02 ,  G06F11/36

Abstract: System (200), aufweisend:einen Prozessor (220), der die folgenden durch einen Computer ausführbaren Komponenten ausführt, die in einem nicht flüchtigen, durch einen Computer lesbaren Medium gespeichert sind:eine Eintragskomponente (240), die einen Eintrag in einer Tabelle zum Speichern von Begrenzungsinformationen (bounds-information) zuweist, wenn ein Objekt im Arbeitsspeicher zugewiesen wird; undeine Komponente (250) zum Ändern des Verwendungszwecks, die den Verwendungszweck von nicht verwendeten Bits einer Objektadresse ändert, um einen Index in dem Tabelleneintrag zu speichern.

公开(公告)号：DE102021131418A1

公开(公告)日：2022-06-30

申请号：DE102021131418

申请日：2021-11-30

Applicant: IBM

Inventor： CHEN TONG ,  BUYUKTOSUNOGLU ALPER ,  BOIVIE RICHARD H

IPC: G06F9/38

Abstract: Ein Verfahren, ein System und eine Vorrichtung zum Schützen vor Referenzen außerhalb der Begrenzungen umfassen Speichern einer Adresse eines Puffers in einem Universalregister und Speichern von Begrenzungsinformationen (Bl) für den Puffer in einem Register mit Begrenzungsinformationen, und wenn ein Inhalt des Universalregisters als eine Adresse bei einem Lade- oder Speichervorgang verwendet wird, Verwenden eines Inhalts des Registers mit Begrenzungsinformationen, um zu ermitteln, ob der Lade- oder Speichervorgang außerhalb der Begrenzungen ist.

公开(公告)号：DE102021124623A1

公开(公告)日：2022-04-21

申请号：DE102021124623

申请日：2021-09-23

Applicant: IBM

Inventor： BOIVIE RICHARD H ,  CHEN TONG ,  BUYUKTOSUNOGLU ALPER ,  SAILESHWAR GURURAJ

IPC: G06F12/02 ,  G06F11/36

Abstract: Techniken, die eine Abschwächung von Arbeitsspeicherfehlern auf Hardware-Grundlage für Heap-Objekte erleichtern. In einem Beispiel kann ein System einen Prozess aufweisen, der durch einen Computer ausführbare Komponenten ausführt, die in einem nicht flüchtigen, durch einen Computer lesbaren Medium gespeichert sind. Die durch einen Computer ausführbaren Komponenten weisen Folgendes auf: eine Eintragskomponente; und eine Komponente zum Ändern des Verwendungszwecks. Die Eintragskomponente kann einen Eintrag in einer Tabelle zum Speichern von Begrenzungsinformationen zuweisen, wenn ein Objekt im Arbeitsspeicher zugewiesen wird. Die Komponente zum Ändern des Verwendungszwecks kann den Verwendungszweck von nicht verwendeten Bits einer Objektadresse ändern, um einen Index in dem Tabelleneintrag zu speichern.