-
公开(公告)号：DE112011104443T5
公开(公告)日：2013-09-12
申请号：DE112011104443
申请日：2011-12-19
Applicant: IBM
Inventor： VERPLANKEN FABRICE JEAN , VERRILLI COLIN , VAIDHYANATHAN NATARAJAN , PHILIPPE DAMON , CHANG CHIH-JEN , CALVIGNAC JEAN , BASSO CLAUDE
IPC: G06F9/38 , G06F15/163 , H04L29/06
Abstract: Das Optimieren der Anzahl von Lanes eines Netzwerkprozessors, wenn ein Anforderungs-/Antwort-Datenverkehr zwischen dem Parser von Netzwerkprozessor-Ethernet-Anschlüsse und einem externen Coprozessor umgesetzt wird, weist bei Empfang eines 64-Byte-Ethernet-Pakets im Ethernet-Anschluss und während der Parsing-Periode auf, dass der Parser eine Anforderung mit einem Wort von 16 Byte an den Coprozessor auf der weiteren (bidirektionalen) 3,125-Lane sendet und als Reaktion darauf ein Wort mit 16 Byte auf der weiteren (bidirektionalen) 3,125-Lane empfängt. Der Coprozessorzugriff-Datenverkehr mit einem Wort von 16 Byte und ein (bidirektionaler) Datenverkehr mit einer Einheit im Netzwerkprozessor können statisch gemultiplext werden, wobei ein oder der andere Datenverkehr eingerichtet wird, wenn der Netzwerkprozessor initialisiert wird. Es wird ein dynamisches Multiplexing des Coprozessorzugriff-Datenverkehrs mit einem Wort von 16 Byte in einem Ethernet-Anschluss und des Coprozessorzugriff-Datenverkehrs mit einem Wort von 16 Byte in einem anderen Ethernet-Anschluss durchgeführt, wobei das dynamische Multiplexing mit einem Umlaufalgorithmus arbitriert wird.
-
公开(公告)号：GB2532055A
公开(公告)日：2016-05-11
申请号：GB201419824
申请日：2014-11-07
Applicant: IBM
Inventor： FABRICE JEAN VERPLANKEN , FRANCOIS ABEL , CLAUDE BASSO , PHILIPPE DAMON
Abstract: A packet parser 9 has a set of marker elements (21, Figure 3) each comprising a one bit latch and connected to store flag values from the results of the application of parser rules. Some marker elements are connected to provide the stored marker values as input to the parser rule logic to be taken into account in the processing of subsequent parser rules and some are connected to control external hardware. Some markers are reset at the end of each packet. A special toggle marker element toggles its value when its address is selected and other marker elements are connected to store, when its own address is selected, the value of the toggle element. Other markers toggle their own value when selected. The packet parser comprises a rule processor 10 which applies parsing rules to data from a data packet and supplies a result address value. The rule processor extracts the marker element address value from a field of a processor rule. The new value stored in the selected marker may be based on a value of one of the marker elements of the plurality of marker elements, such as the previous value of the selected marker, based on being different to the default value of the selected marker element or based on the value of a special marker element. The special marker element may invert its value when enabled and supplies its stored value, or a value based thereon, as the input of the selected marker element.
-
公开(公告)号：DE112011103561T5
公开(公告)日：2013-08-08
申请号：DE112011103561
申请日：2011-12-12
Applicant: IBM
Inventor： VERPLANKEN FABRICE JEAN , CALVIGNAC JEAN , ABEL FRANCOIS , CHANG CHIH-JEN , PHILIPPE DAMON
Abstract: Die Erfindung stellt einen Netzwerkprozessor bereit, der einen Parser aufweist, wobei der Parser funktionsmäßig in der Lage ist, in einer normalen Betriebsart oder in einer Wiederholungs-Betriebsart zu arbeiten, wobei der Parser in der normalen Betriebsart wenigstens eine erste Regel in einem ersten bzw. einem zweiten Arbeitszyklus lädt und ausführt, wobei der Parser in der Wiederholungs-Betriebsart betrieben werden kann, um einen Wiederholungsbefehl wiederholt auszuführen, wobei die Ausführung jeder Wiederholung einem Arbeitszyklus entspricht.
-
公开(公告)号：DE112011104443B4
公开(公告)日：2019-10-02
申请号：DE112011104443
申请日：2011-12-19
Applicant: IBM
Inventor： VERPLANKEN FABRICE JEAN , VERRILLI COLIN , VAIDHYANATHAN NATARAJAN , PHILIPPE DAMON , CHANG CHIH-JEN , CALVIGNAC JEAN , BASSO CLAUDE
Abstract: Verfahren in einem Netzwerkprozessorchip (100), der erste Übertragungsprotokollanschlüsse (200-203) aufweist, wobei jeder Datenpfad-Datenverkehr von Paketen mit einer Mindestgröße M Byte auf N bidirektionalen Lanes (170) bei einer Geschwindigkeit von S GBit/s unterstützt und Datenverkehr mit unterschiedlichen Übertragungsprotokolleinheiten (120, 130) im Netzwerkprozessorchip (100) auf n weiteren bidirektionalen Lanes (190) bei einer Geschwindigkeit von s GBit/s unterstützt, um das Verwenden der ersten Übertragungsprotokollanschlüsse (200-203) für Zugriff auf einen externen Coprozessor (110) durch eine Paket-Parsing-Netzwerklogik (230-233) zu unterstützen, die in jedem der ersten Übertragungsprotokollanschlüsse (200-203) angeordnet ist, die während einer Parsing-Periode bei Empfang eines Pakets mit einer Mindestgröße M Byte eine Anforderung an den externen Coprozessor (110) sendet und eine Antwort vom externen Coprozessor (110) erhält (150), wobei das Verfahren aufweist, dassder Paket-Parser (140; 230-233) eine Anforderung mit einem Wort von maximal m Byte an den Coprozessor (110) auf den n weiteren bidirektionalen Lanes mit einer Geschwindigkeit von s GBit/s sendet und eine Antwort mit einem Wort von maximal m Byte vom externen Coprozessor (110) auf den gleichen weiteren bidirektionalen Lanes mit einer Geschwindigkeit von s GBit/s empfängt, so dass die Formel N x S/M ≤ n x s/m beachtet wird; undvor dem Senden von Datenverkehr auf den n weiteren bidirektionalen Lanes bei einer Geschwindigkeit von s GBit/s, das Multiplexen des Datenverkehrs des Coprozessorzugriffs mit einem Wort von maximal m Byte in einem ersten Übertragungsprotokollanschluss (200-203) und des Datenverkehrs mit einer der unterschiedlichen Übertragungsprotokolleinheiten (120, 130) in dem Netzwerkprozessorchip (100) in einem Zwei-Eingaben-Multiplexer (340, 341, 400-403), wobei der Zwei-Eingaben-Multiplexer (340, 341, 400-403) statisch auf einen der zwei gemultiplexten Datenverkehre konfigurierbar ist.
-
公开(公告)号：GB2532055B
公开(公告)日：2016-12-14
申请号：GB201419824
申请日：2014-11-07
Applicant: IBM
Inventor： FABRICE JEAN VERPLANKEN , FRANCOIS ABEL , CLAUDE BASSO , PHILIPPE DAMON
Abstract: A packet parser has a set of marker elements each comprising a one bit latch and connected to store flag values from the results of the application of parser rules. Some marker elements are connected to provide the stored marker values as input to the parser rule logic to be taken into account in the processing of subsequent parser rules and some are connected to control external hardware. Some markers are reset at the end of each packet. A special toggle marker element toggles its value when its address is selected and other marker elements are connected to store, when its own address is selected, the value of the toggle element. Other markers toggle their own value when selected.
-
Patent Agency Ranking
公开(公告)号：GB2532052A
公开(公告)日：2016-05-11
申请号：GB201419817
申请日：2014-11-07
Applicant: IBM
Inventor： FABRICE JEAN VERPLANKEN , FRANCOIS ABEL , CLAUDE BASSO , PHILIPPE DAMON
IPC: G06F13/38 , H04L47/80 , H04L49/111
Abstract: A NC-SI Port Controller (NPC) 23 of a Network Interface Controller (NIC) provides a sideband connection between the network 2 and a Baseboard Management Controller (BMC) 17. Pass-through traffic to and from the BMC are injected and extracted by the XBB 16 and RBB 6 units of the Host Ethernet Adapter 3 part of the NIC. Asynchronous event notification (AEN) pseudopackets giving status information about the NIC are compiled 28 and injected into the data route of the NPC that carries packets from the BMC. Both of those kinds of packet pass by a packet parser 30 with the AEN pseudo-packets being dropped but their content being assembled by the NPC into an AEN packet which is then injected into the data route of the NPC that carries packets bound for the BMC. The packet parser also identifies NC-SI requests from the BMC and provides response packets in the same way. The NPC may also comprise an arbiter 21, 22, to arbitrate traffic to or from the BMC.
-
公开(公告)号：GB2532208A
公开(公告)日：2016-05-18
申请号：GB201419821
申请日：2014-11-07
Applicant: IBM
Inventor： FABRICE JEAN VERPLANKEN , CLAUDE BASSO , PHILIPPE DAMON
Abstract: A host network controller for a network processor adapted to implement a Finite State Machine (FSM) for an operation adhering to a standardized communication protocol, wherein the finite state machine has fewer possible states than those defined for the operation in accordance with the standardized communication protocol. At least one register may be used to store the restricted set of state data. The network controller may also comprise a packet parser 207 adapted to parse a data packet and provide data to the at least one register based on the parsing result; and at least one action machine 208 adapted to implement one or more functions adhering to the standardized communication protocol based on the restricted set of state data stored in the at least one register. The at least one action machine may comprise a first action machine adapted to implement an operation state machine, a second action machine adapted to implement an instance identification parameter and a third action machine adapted to implement at least one channel filter each adhering to the standardized communication protocol. The states not included in the restricted set may include a transient state, a state that is not supported by the host network controller and a state wherein the host network controller is powered down. The standardized communication protocol may be the Network Controller-Sideband Interface (NC-SI) specification.
-
公开(公告)号：GB2503123A
公开(公告)日：2013-12-18
申请号：GB201312922
申请日：2011-12-19
Applicant: IBM
Inventor： VERPLANKEN FABRICE J , VERRILLI COLIN , VAIDHYANATHAN NATARAJAN , PHILIPPE DAMON , CHANG CHIH-JEN , CALVIGNAC JEAN L , BASSO CLAUDE
IPC: H04L29/06 , G06F9/38 , G06F15/163 , H04L12/861 , H04L12/863
Abstract: Optimizing the number of lanes of a network processor when implementing a request/response traffic between the parser of network processor Ethernet ports and an external coprocessor comprises at reception of a 64 byte Ethernet packet in the Ethernet port, and during parsing time, the parser sending a request 16 byte word to the coprocessor on the 3.125 additional (bidirectional) lane and receiving a 16 byte word in response on the 3.125 additional (bidirectional) lane. Coprocessor access 16 byte word traffic and one (bidirectional) traffic with one unit in the network processor may be multiplexed statically, one or the other traffic being set when the network processor is initialized. Dynamic multiplexing of the coprocessor access 16 byte word traffic in one Ethernet port and the coprocessor access 16 byte word traffic in one other Ethernet port is performed, the dynamic multiplexing being arbitrated with a round robin algorithm.
-
公开(公告)号：DE112011104491T5
公开(公告)日：2013-10-24
申请号：DE112011104491
申请日：2011-12-19
Applicant: IBM
Inventor： PORET MICHEL LOUIS RAYMOND , BASSO CLAUDE , PHILIPPE DAMON , VERRILLI COLIN , CALVIGNAC JEAN , CHANG CHIH-JEN , VAIDHYANATHAN NATARAJAN , VERPLANKEN FABRICE JEAN
Abstract: Die Erfindung stellt ein Verfahren zum Hinzufügen spezifischer Hardware sowohl auf der Empfangs- als auch auf der Sendeseite bereit, die den größten Teil des Aufwands in Bezug auf die Puffer- und Zeigerverwaltung vor der Software verbirgt. Bei der Initialisierung wird von Software ein ausreichend großer Satz von Zeigern und Puffern bereitgestellt, um den erwarteten Datenverkehr unterstützen zu können. Eine Sendewarteschlange-Auffülleinrichtung (SQR) und eine Empfangswarteschlangen-Auffülleinrichtung (RQR) verbergen die RQ- und SQ-Verwaltung vor der Software. Die RQR und die SQR überwachen umfassend Zeigerwarteschlangen und führen die Rückführung von Zeigern von der Sendeseite zur Empfangsseite aus.
-
公开(公告)号：GB2500553A
公开(公告)日：2013-09-25
申请号：GB201313026
申请日：2011-12-19
Applicant: IBM
Inventor： PORET MICHEL LOUIS RAYMOND , BASSO CLAUDE , CALVIGNAC JEAN L , CHANG CHIH-JEN , PHILIPPE DAMON , VAIDHYANATHAN NATARAJAN , VERRILLI COLIN , VERPLANKEN FABRICE JEAN
Abstract: The invention provides a method for adding specific hardware on both receive and transmit sides that will hide to the software most of the effort related to buffer and pointers management. At initialization, a set of pointers and buffers is provided by software, in quantity large enough to support expected traffic. A Send Queue Replenisher (SQR) and Receive Queue Replenisher (RQR) hide RQ and SQ management to software. RQR and SQR fully monitor pointers queues and perform recirculation of pointers from transmit side to receive side.
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.016 seconds)
