公开(公告)号：DE112017001959T5

公开(公告)日：2018-12-20

申请号：DE112017001959

申请日：2017-04-05

Applicant: IBM

Inventor： WILLIAMS DEREK ,  GUTHRIE GUY ,  JACKSON JONATHAN ROBERT ,  STARKE WILLIAM ,  STUECHELI JEFFREY

IPC: G06F12/00

Abstract: Ein Mehrprozessor-Datenverarbeitungssystem enthält mehrere vertikale Cachespeicher-Hierarchien, die eine Mehrzahl von Prozessorkernen unterstützen, einen Systemspeicher und eine Systemverbindung. Als Reaktion auf eine Anforderung Laden und Reservieren von einem ersten Prozessorkern gibt ein erster Cachespeicher, der den ersten Prozessorkern unterstützt, auf der Systemverbindung eine Speicherzugriffsanforderung für eine Ziel-Cachespeicherzeile der Anforderung Laden und Reservieren aus. In Reaktion auf die Speicherzugriffsanforderung und vor dem Empfangen einer systemweiten Kohärenzantwort für die Speicherzugriffsanforderung empfängt der erste Cachespeicher von einem zweiten Cachespeicher in einer zweiten vertikalen Cachespeicher-Hierarchie durch Cache-zu-Cache-Intervention die Ziel-Cachespeicherzeile und eine frühe Angabe der systemweiten Kohärenzantwort für die Speicherzugriffsanforderung. Als Reaktion auf die frühe Angabe und vor dem Empfangen der systemweiten Kohärenzantwort initiiert der erste Cachespeicher ein Verarbeiten zum Aktualisieren der Ziel-Cachespeicherzeile in dem ersten Cachespeicher.