公开(公告)号：DE112016000183B4

公开(公告)日：2020-09-10

申请号：DE112016000183

申请日：2016-01-04

Applicant: IBM

Inventor： DORIS BRUCE ,  RIM KERN ,  REZNICEK ALEXANDER ,  LU DARSEN DUANE ,  KHAKIFIROOZ ALI ,  CHENG KANGGUO

IPC: H01L21/8238 ,  H01L21/336 ,  H01L27/092 ,  H01L27/12 ,  H01L29/78

Abstract: Verfahren zum Herstellen einer Halbleiter-Einheit, das aufweist:Bereitstellen einer Struktur aus einem spannungsreichen Silicium auf einem Isolator (SSOI-Struktur), wobei die SSOI-Struktur wenigstens ein Substrat (10), eine auf dem Substrat angeordnete dielektrische Schicht (20), eine auf der dielektrischen Schicht angeordnete Silicium-Germanium-Schicht (30) sowie eine direkt auf der Silicium-Germanium-Schicht angeordnete Schicht (40) aus einem spannungsreichen Halbleitermaterial aufweist;Bilden einer Mehrzahl von Rippen auf der SSOI-Struktur, indem die Schicht aus einem spannungsreichen Halbleitermaterial und die Silicium-Germanium-Schicht bis herunter zu der dielektrischen Schicht geätzt werden, wobei sich wenigstens eine Rippe (43) der Mehrzahl von Rippen in einem nFET-Bereich der SSOI-Struktur befindet und sich wenigstens eine Rippe (45) der Mehrzahl von Rippen in einem pFET-Bereich der SSOI-Struktur befindet;Bilden einer ersten Gate-Struktur (50) über einem ersten Abschnitt der wenigstens einen Rippe der Mehrzahl von Rippen in dem nFET-Bereich;Bilden einer zweiten Gate-Struktur (60) über einem zweiten Abschnitt der wenigstens einen Rippe der Mehrzahl von Rippen in dem pFET-Bereich derart, dass die zweite Gate-Struktur den zweiten Abschnitt auf drei Seiten umgibt;Entfernen der zweiten Gate-Struktur über dem zweiten Abschnitt der wenigstens einen Rippe der Mehrzahl von Rippen in dem pFET-Bereich;Entfernen der Silicium-Germanium-Schicht, die durch Entfernen der zweiten Gate-Struktur über dem zweiten Abschnitt freiliegt; undBilden einer dritten Gate-Struktur (90) über dem zweiten Abschnitt der wenigstens einen Rippe der Mehrzahl von Rippen in dem pFET-Bereich derart, dass die dritte Gate-Struktur den zweiten Abschnitt auf allen vier Seiten umgibt, wobei die dritte Gate-Struktur einen Abschnitt aus einem fließfähigen Oxid aufweist, wobei der Abschnitt aus einem fließfähigen Oxid zwischen der dielektrischen Schicht und einer unteren Oberfläche des zweiten Abschnitts der wenigstens einen Rippe der Mehrzahl von Rippen in dem pFET-Bereich angeordnet ist.

公开(公告)号：DE112016000183T5

公开(公告)日：2017-08-24

申请号：DE112016000183

申请日：2016-01-04

Applicant: IBM

Inventor： RIM KERN ,  REZNICEK ALEXANDER ,  LU DARSEN DUANE ,  CHENG KANGGUO ,  DORIS BRUCE ,  KHAKIFIROOZ ALI

IPC: H01L21/8238 ,  H01L21/336 ,  H01L29/78

Abstract: Ein Verfahren zum Herstellen einer Halbleiter-Einheit beinhaltet ein Bereitstellen einer Struktur aus einem spannungsreichen Silicium auf einem Isolator (SSOI-Struktur), wobei die SSOI-Struktur eine auf einem Substrat (10) angeordnete dielektrische Schicht (20), eine auf der dielektrischen Schicht (20) angeordnete Silicium-Germanium-Schicht (30) sowie eine direkt auf der Silicium-Germanium-Schicht (30) angeordnete Schicht (40) aus einem spannungsreichen Halbleitermaterial aufweist, ein Bilden einer Mehrzahl von Rippen (43, 45) auf der SSOI-Struktur, ein Bilden einer Gate-Struktur (50) über einen Abschnitt von wenigstens einer Rippe in einem nFET-Bereich hinweg, ein Bilden einer Gate-Struktur (60) über einen Abschnitt von wenigstens einer Rippe in einem pFET-Bereich hinweg, ein Entfernen der Gate-Struktur (60) über den Abschnitt der wenigstens einen Rippe in dem pFET-Bereich hinweg, ein Entfernen der Silicium-Germanium-Schicht (30), die durch das Entfernen freigelegt wurde, sowie ein Bilden einer neuen Gate-Struktur (90) über den Abschnitt der wenigstens einen Rippe in dem pFET-Bereich hinweg, so dass die neue Gate-Struktur (90) den Abschnitt auf allen vier Seiten umgibt.