公开(公告)号：DE112020005695T5

公开(公告)日：2022-09-01

申请号：DE112020005695

申请日：2020-10-26

Applicant: IBM

Inventor： PAPANDREOU NIKOLAOS ,  PLETKA ROMAN ,  STOICA RADU ,  IOANNOU NIKOLAS ,  TOMIC SASA ,  POZIDIS CHARALAMPOS

IPC: G06F12/02

Abstract: Aspekte der vorliegenden Erfindung offenbaren ein Verfahren, Computerprogrammprodukt und System zum Steuern des Betriebs eines Arrays von nichtflüchtigen Speicherzellen, das Zellen aufweist, die selektiv für Einzelbit- und Multibit-Speicherung konfigurierbar sind. Das Verfahren umfasst einen Speichercontroller, der das Array selektiv für den Betrieb in einem Hybridmodus, in dem das Array sowohl für Einzelbit-Speicherung konfigurierte Zellen als auch für Multibit-Speicherung konfigurierte Zellen aufweist, und einem Multibit-Modus konfiguriert, in dem alle Zellen in dem Array für Multibit-Speicherung konfiguriert sind. Das Verfahren umfasst ferner ein dynamisches Umschalten des Speichercontrollers zwischen der Hybrid- und der Multibit-Modus-Konfiguration des Arrays, in Abhängigkeit davon, ob eine Array-Kapazitätsnutzung einen definierten Schwellenwert überschreitet, der mit einer verbesserten Lebensdauer des Arrays verbunden ist.

公开(公告)号：DE112020005695B4

公开(公告)日：2025-03-27

申请号：DE112020005695

申请日：2020-10-26

Applicant: IBM

Inventor： PAPANDREOU NIKOLAOS ,  PLETKA ROMAN ,  STOICA RADU ,  IOANNOU NIKOLAS ,  TOMIC SASA ,  POZIDIS CHARALAMPOS

IPC: G06F12/02 ,  G11C11/56

Abstract: Computersystem zum Steuern des Betriebes eines Array von nichtflüchtigen Speicherzellen (2), das Zellen aufweist, die selektiv für Einzelbit- und Multibit-Speicherung konfigurierbar sind, das Computersystem aufweisend:einen oder mehrere Computerprozessoren;einen Speichercontroller (4);ein oder mehrere von einem Computer lesbare Speichermedien; undProgrammanweisungen, die auf den von einem Computer lesbaren Speichermedien gespeichert sind, wobei die Programmanweisungen von einer Verarbeitungseinheit eines Speichercontrollers (4) ausführbar sind, um den Speichercontroller (4) zu veranlassen zum:selektiven Konfigurieren des Array (2) für den Betrieb in einem Hybrid-Modus, in dem das Array (2) sowohl für Einzelbit-Speicherung konfigurierte Zellen als auch für Multibit-Speicherung konfigurierte Zellen aufweist, und in einem Multibit-Modus, in dem alle Zellen in dem Array für Multibit-Speicherung konfiguriert sind; unddynamischen Umschalten zwischen der Hybrid-Modus- und der Multibit-Modus-Konfiguration des Array (2) in Abhängigkeit davon, ob eine Array-Kapazitätsnutzung einen definierten Schwellenwert überschreitet, der mit einer verbesserten Lebensdauer des Array verbunden ist; undvor dem Betrieb des Array, Definieren eines Schwellenwertes in Abhängigkeit eines Satzes von Systemparametern für das Array, wobei die Parameter auf Informationen hinweisen, die ausgewählt sind aus der Gruppe, die aus Folgendem besteht:- Rohzellenlebensdauer im Einzelbit-Modus und im Multibit-Modus,- Größe des Array (2),- Arbeitslast-Arten des Array (2),- eines von einem statischen Hybrid-Modus, bei dem ein Anteil der Einzelbit- und Multibit-Zellen statisch sind, und einem dynamischen Hybrid-Modus, bei dem der Anteil für den Betrieb des Array (2) in dem Hybrid-Modus dynamisch bestimmt wird,und- ob eine Schreib-Heat-Segregation für den Betrieb des Array (2) im Hybrid-Modus verfügbar ist.

公开(公告)号：AU2020374243A1

公开(公告)日：2022-03-31

申请号：AU2020374243

申请日：2020-10-16

Applicant: IBM

Inventor： PAPANDREOU NIKOLAOS ,  POZIDIS CHARALAMPOS ,  IOANNOU NIKOLAS ,  PLETKA ROMAN ,  STOICA RADU ,  TOMIC SASA ,  FISHER TIMOTHY ,  FRY AARON

IPC: G11C29/02 ,  G11C11/56 ,  G11C16/26

Abstract: A computer-implemented method, according to one approach, is for calibrating read voltages for a block of memory. The computer-implemented method includes: determining a current operating state of a block which includes more than one word-line therein, and where more than one read voltage is associated with each of the word-lines. Moreover, for each of the word-lines in the block: one of the read voltages associated with the given word-line is selected as a reference read voltage, and an absolute shift value is calculated for the reference read voltage. A relative shift value is determined for each of the remaining read voltages associated with the given word-line, where the relative shift values are determined with respect to the reference read voltage. Furthermore, each of the read voltages associated with the given word-line are adjusted using the absolute shift value and each of the respective relative shift values.