公开(公告)号：WO2009117255A3

公开(公告)日：2009-12-30

申请号：PCT/US2009036091

申请日：2009-03-05

Applicant: IBM ,  CHAPPLE-SOKOL JONATHAN D ,  DELIBAC DANIEL A ,  ZHONG-XIANG HE ,  LEE TOM C ,  MURPHY WILLIAM J ,  SULLIVAN TIMOTHY D ,  THOMAS DAVID C ,  VANSLETTE DANIEL S

Inventor： CHAPPLE-SOKOL JONATHAN D ,  DELIBAC DANIEL A ,  ZHONG-XIANG HE ,  LEE TOM C ,  MURPHY WILLIAM J ,  SULLIVAN TIMOTHY D ,  THOMAS DAVID C ,  VANSLETTE DANIEL S

IPC: H01L21/4763

CPC classification number: H01L23/53223 ,  H01L23/5329 ,  H01L2221/1078 ,  H01L2924/0002 ,  H01L2924/00

Abstract: An underlying interconnect level containing underlying W vias embedded in a dielectric material layer are formed on a semiconductor substrate. A metallic layer stack (360L, Figure 5) comprising, from bottom to top, a low-oxygen-reactivity metal layer (10), a bottom transition metal layer (20), a bottom transition metal nitride layer (30), an aluminum-copper layer (40), an optional top transition metal layer (50), and a top transition metal nitride layer (60). The metallic layer stack is lithographically patterned to form at least one aluminum-based metal line, which constitutes a metal interconnect structure. The low-oxygen- reactivity metal layer enhances electromigration resistance of the at least one aluminum-based metal line since formation of compound between the bottom transition metal layer and the dielectric material layer is prevented by the low-oxygen-reactivity metal layer, which does not interact with the dielectric material layer.

Abstract translation: 在半导体衬底上形成包含埋在电介质材料层中的底层W通孔的底层互连层。 从底部到顶部包含低氧反应性金属层（10），底部过渡金属层（20），底部过渡金属氮化物层（30），铝合金（30）的金属层堆叠（360L，图5） （40），可选的顶部过渡金属层（50）和顶部过渡金属氮化物层（60）。 金属层堆叠被光刻图案化以形成至少一个构成金属互连结构的铝基金属线。 低氧反应性金属层由于通过低氧反应性金属层防止了底部过渡金属层和介电材料层之间的化合物的形成，从而提高了至少一种铝基金属线的电迁移率 不与介电材料层相互作用。

公开(公告)号：WO2012047458A2

公开(公告)日：2012-04-12

申请号：PCT/US2011051348

申请日：2011-09-13

Applicant: IBM ,  DEMUYNCK DAVID A ,  HE ZHONG-XIANG ,  MIGA DANIEL R ,  MOON MATTHEW D ,  VANSLETTE DANIEL S ,  WHITE ERIC J

Inventor： DEMUYNCK DAVID A ,  HE ZHONG-XIANG ,  MIGA DANIEL R ,  MOON MATTHEW D ,  VANSLETTE DANIEL S ,  WHITE ERIC J

IPC: H01L21/28

CPC classification number: H01L21/76843 ,  H01L21/76802 ,  H01L21/76834 ,  H01L21/76846 ,  H01L21/76879 ,  H01L23/5227 ,  H01L28/10 ,  H01L2924/0002 ,  H01L2924/00

Abstract: The disclosure relates generally to integrated circuits (IC), IC interconnects, and methods of fabricating the same, and more particularly, high performance inductors. The IC (10) includes at least one trench (20) within a dielectric layer (25) disposed on a substrate (30). The trench is conformally coated with a liner and seed layer (35), and includes an interconnect (40) within. The interconnect includes a hard mask (45) on the sidewalls of the interconnect.

Abstract translation: 本公开一般涉及集成电路（IC），IC互连及其制造方法，并且更具体地涉及高性能电感器。 IC（10）包括设置在衬底（30）上的电介质层（25）内的至少一个沟槽（20）。 沟槽共形涂覆有衬里和籽晶层（35），并且包括内部的互连（40）。 该互连包括互连侧壁上的硬掩模（45）。

公开(公告)号：DE112011103400T5

公开(公告)日：2013-08-22

申请号：DE112011103400

申请日：2011-09-13

Applicant: IBM

Inventor： MIGA DANIEL R ,  MOON MATTHEW D ,  HE ZHONG-XIANG ,  VANSLETTE DANIEL S ,  WHITE ERIC J ,  DEMUYNCK DAVID A

IPC: H01L21/28

Abstract: Die Offenbarung betrifft allgemein integrierte Schaltungen (ICs), IC-Verbindungen und Verfahren zur Herstellung derselben und insbesondere Hochleistungsinduktoren. Die IC (10) weist mindestens einen Graben (20) innerhalb einer Dielektrikumsschicht (25) auf, die auf einem Substrat (30) angeordnet ist. Der Graben wird formangepasst mit einer Auskleidungs- und Keimschicht (35) beschichtet und weist eine Verbindung (40) darin auf. Die Verbindung weist eine Hartmaske (45) auf den Seitenwänden der Verbindung auf.