公开(公告)号：WO2015043840A3

公开(公告)日：2015-05-21

申请号：PCT/EP2014067742

申请日：2014-08-20

Applicant: IBM ,  IBM UK

Inventor： LASTRAS-MONTANO LUIS ,  MCPADDEN ADAM ,  WRIGHT KENNETH ,  MAULE WARREN ,  DODSON JOHN

IPC: G06F11/10

CPC classification number: G06F11/073 ,  G06F11/1048

Abstract: In a method for implementing ECC (Error Correction Codes) memory module communications with a host processor in multi-ported memory configurations, each of multiple memory modules operating in unison is enabled to identify which memory module is the one required to communicate module specific information back to the host processor. All of the multiple memory modules operating in unison are enabled to generate back to the host processor a valid ECC word, while other multiple memory modules individually being unaware of data contents of the one memory module required to communicate back to the processor.

Abstract translation: 在用于在多端口存储器配置中实现与主机处理器的ECC（纠错码）存储器模块通信的方法中，能够一致操作的多个存储器模块中的每一个能够识别哪个存储器模块是将模块特定信息传送回来所需的存储器模块 到主机处理器。 所有一致操作的多个存储器模块能够产生回主机处理器有效的ECC字，而其他多个存储器模块单独地不知道通信回处理器所需的一个存储器模块的数据内容。

公开(公告)号：GB2498426A

公开(公告)日：2013-07-17

申请号：GB201221061

申请日：2012-11-23

Applicant: IBM

Inventor： DODSON JOHN STEVEN ,  RETTER ERIC EUGENE ,  RAJAMANI KARTHICK ,  WRIGHT KENNETH

IPC: G06F1/32 ,  G06F13/16

Abstract: A method for synchronising memory controllers, each controlling a partition of a partitioned memory subsystem, comprises forwarding 606 a synchronisation command to a pre-determined master memory controller, the command including information identifying (selecting) a group of controllers to be synchronised. The master controller then forwards 608 the command to each memory controller, including the master memory controller itself. Each controller then de-asserts 612 a status bit to confirm that they have receiving the command, and then each of the selected memory controllers forward 616 the command to associated power logic which powers the memory controller. The power logic then resets its timers so that the associated controllers are synchronised. This method is for throttled systems where a memory controller can only perform a certain number of commands in a predetermined time window, so that the windows of memory controllers completing the same task (where the memory channels are interleaved, for example) can be aligned with each other. Timers can be set to ensure the process is repeated if synchronisation in the same clock cycle fails.

公开(公告)号：DE102012221418A1

公开(公告)日：2013-06-13

申请号：DE102012221418

申请日：2012-11-23

Applicant: IBM

Inventor： DODSON JOHN ,  RAJAMANI KARTHICK ,  RETTER ERIC ,  WRIGHT KENNETH

IPC: G06F13/16

Abstract: Eine Technik zum Drosseln von Speicherbefehlen in einem partitionierten Speicherteilsystem beinhaltet das Empfangen eines Synchronisationsbefehls durch eine in mehreren Speichersteuereinheiten enthaltene Haupt-Speichersteuereinheit. Der Synchronisationsbefehl enthält Befehlsdaten, die eine zugehörige Synchronisationsanzeige (z. B. ein oder mehrere Synchronisationsbits) für jede der mehreren Speichersteuereinheiten beinhalten, und jede der mehreren Speichersteuereinheiten steuert eine entsprechende Partition des partitionierten Speicherteilsystems. Als Reaktion auf das Empfangen des Synchronisationsbefehls leitet die Haupt-Speichersteuereinheit den Synchronisationsbefehl an die mehreren Speichersteuereinheiten weiter. Als Reaktion auf das Empfangen des weitergeleiteten Synchronisationsbefehls deaktiviert jede der mehreren Speichersteuereinheiten ein zugehöriges Statusbits. Als Reaktion auf das Empfangen des weitergeleiteten Synchronisationsbefehls ermittelt jede der mehreren Speichersteuereinheiten, ob die zugeordnete Synchronisationsanzeige aktiviert ist. Dann sendet jede der mehreren Speichersteuereinheiten mit der zugehörigen aktivierten Synchronisationsanzeige den weitergeleiteten Synchronisationsbefehl an die zugehörige Stromaufnahmesteuerlogik.

公开(公告)号：DE102012221418B4

公开(公告)日：2018-05-30

申请号：DE102012221418

申请日：2012-11-23

Applicant: IBM

Inventor： DODSON JOHN ,  RAJAMANI KARTHICK ,  RETTER ERIC ,  WRIGHT KENNETH

IPC: G06F13/16

Abstract: Verfahren zur synchronisierten Drosselung von Speicherbefehlen in einem partitionierten Speicherteilsystem mit mehreren Speichersteuereinheiten, wobei die Drosselung eine Begrenzung der Anzahl von Speicherbefehlen innerhalb eines programmierten Zeitfensters umfasst, wobei das Verfahren aufweist:Akzeptieren eines Synchronisationsbefehls durch eine Haupt-Speichersteuereinheit, wobei eine der mehreren Speichersteuereinheiten als die Haupt-Speichersteuereinheit konfiguriert ist, wobei der Synchronisationsbefehl Befehlsdaten enthält, die eine zugehörige Synchronisationsanzeige für jede der mehreren Speichersteuereinheiten beinhalten, und wobei jede der mehreren Speichersteuereinheiten jeweils eine entsprechende Partition des partitionierten Speicherteilsystems steuert;Weiterleiten des Synchronisationsbefehls durch die Haupt-Speichersteuereinheit an die mehreren Speichersteuereinheiten als Reaktion auf das Empfangen des Synchronisationsbefehls;Aufheben der Aktivierung eines zugehörigen Statusbits durch jede der mehreren Speichersteuereinheiten als Reaktion auf das Empfangen des weitergeleiteten Synchronisationsbefehls;Ermitteln durch jede der mehreren Speichersteuereinheiten, ob die zugehörige Synchronisationsanzeige aktiviert ist, als Reaktion auf das Empfangen des weitergeleiteten Synchronisationsbefehls; undSenden des weitergeleiteten Synchronisationsbefehls von jeder der mehreren Speichersteuereinheiten mit der aktivierten Synchronisationsanzeige an eine zugehörige Stromaufnahmesteuerlogik, wobei die Stromaufnahmesteuerlogik jeweils anhand des Synchronisationsbefehls ein Zurücksetzen eines Zeitgebers für das Zeitfenster sowie eines Befehlszählers zum Zählen der begrenzten Anzahl von Speicherbefehlen innerhalb des Zeitfensters durchführt, so dass der Beginn des Zeitfensters in jeder Speichersteuereinheit synchronisiert mit derselben Breite des Fensters ausgerichtet wird, wobei der Speicher-Stromverbrauch in Abhängigkeit vom Bandbreitenbedarf synchronisiert über mehrere verschränkte Speicherkanäle deterministisch gesteuert wird.

公开(公告)号：GB2498426B

公开(公告)日：2014-04-30

申请号：GB201221061

申请日：2012-11-23

Applicant: IBM

Inventor： DODSON JOHN STEVEN ,  RETTER ERIC EUGENE ,  RAJAMANI KARTHICK ,  WRIGHT KENNETH

IPC: G06F1/32 ,  G06F13/16

Abstract: A technique for memory command throttling in a partitioned memory subsystem includes accepting, by a master memory controller included in multiple memory controllers, a synchronization command. The synchronization command includes command data that includes an associated synchronization indication (e.g., synchronization bit(s)) for each of the multiple memory controllers and each of the multiple memory controllers controls a respective partition of the partitioned memory subsystem. In response to receiving the synchronization command, the master memory controller forwards the synchronization command to the multiple memory controllers. In response to receiving the forwarded synchronization command each of the multiple memory controllers de-asserts an associated status bit. In response to receiving the forwarded synchronization command, each of the multiple memory controllers determines whether the associated synchronization indication is asserted. Each of the multiple memory controllers with the asserted associated synchronization indication then transmits the forwarded synchronization command to associated power control logic.