公开(公告)号：JP2008140380A

公开(公告)日：2008-06-19

申请号：JP2007281412

申请日：2007-10-30

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： JUAN C RUBIO ,  MICHAEL STEPHEN FLOYD ,  SORAYA GHIASI ,  RAJAMANI KARTHICK ,  THOMAS W KELLER JR ,  FREEMAN LEIGH RAWSON III

IPC: G06F1/28 ,  G06F1/14 ,  G06F1/26 ,  G06F1/32

CPC classification number: G06F11/3466 ,  G06F11/348 ,  G06F2201/86 ,  G06F2201/88

Abstract: PROBLEM TO BE SOLVED: To provide low latency and low error performance measurement capability. SOLUTION: In a weighted event counting system and method for processor performance measurements, a weighted performance counter (WPC) accumulates a performance count according to a plurality of event signals provided from functional units in the processor. Differing weights are applied to the event signals according to the correlation between each event and processor performance. The weights may be provided from programmable registers, so that the weights can be adjusted under program control. The event signals may be combined to reduce the bit-width of the set of event signal, with mutually-exclusive events merged in single fields of the combinatorial result and events having the same weights merged according to a sub-total. The weights are applied to the combinatorial result and used to update a performance count. The performance count can then be used by power management software or hardware to make adjustments in operating parameters of the processor. COPYRIGHT: (C)2008,JPO&INPIT

Abstract translation: 要解决的问题：提供低延迟和低误差性能测量能力。 解决方案：在用于处理器性能测量的加权事件计数系统和方法中，加权性能计数器（WPC）根据从处理器中的功能单元提供的多个事件信号累加性能计数。 根据每个事件和处理器性能之间的相关性，将不同的权重应用于事件信号。 权重可以由可编程寄存器提供，从而可以在程序控制下调整权重。 事件信号可以被组合以减少事件信号集合的位宽，其中在组合结果的单个字段中合并相互排斥的事件和具有根据子总计合并的相同权重的事件。 权重应用于组合结果，用于更新性能计数。 电源管理软件或硬件可以使用性能计数来对处理器的运行参数进行调整。 版权所有（C）2008，JPO＆INPIT

公开(公告)号：JP2011081800A

公开(公告)日：2011-04-21

申请号：JP2010225316

申请日：2010-10-05

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： RUBIO JUAN CARLOS ,  RAJAMANI KARTHICK ,  WARE MALCOLM SCOTT ,  FLOYD MICHAEL STEPHEN

IPC: G06F1/26

CPC classification number: G06F1/3296 ,  G06F1/3203 ,  G06F1/324 ,  Y02D10/126 ,  Y02D10/172

Abstract: PROBLEM TO BE SOLVED: To provide a managing operation associated with one or more voltage changes and one or more frequency changes. SOLUTION: A voltage change request and a frequency change request are associated with dynamic voltage and frequency scaling (DVFS) operations. The DVFS operation is transmitted by a processor to be executed by one or more direct current assemblies. A sequence associated with the one or more voltage changes and a sequence associated with the one or more frequency changes are detected by a system. The sequences are dynamically modified to enable insertion of an additional voltage change, whereby the additional voltage change indicates completion of one or more previous voltage change requests. Completion of the voltage change request enables one or more subsequent voltage change requests to be processed. When a voltage change request is not successfully completed, one or more future voltage changes are suspended. COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：提供与一个或多个电压变化和一个或多个频率变化相关联的管理操作。 解决方案：电压变化请求和频率变化请求与动态电压和频率缩放（DVFS）操作相关联。 DVFS操作由处理器发送以由一个或多个直流组件执行。 与一个或多个电压变化相关联的序列和与一个或多个频率变化相关联的序列由系统检测。 这些序列被动态地修改以允许插入额外的电压变化，由此额外的电压变化指示完成一个或多个先前的电压变化请求。 完成电压变化请求使得能够处理一个或多个后续电压变化请求。 当电压变化请求未成功完成时，将暂停一个或多个未来的电压变化。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：DE102012219907B4

公开(公告)日：2016-05-12

申请号：DE102012219907

申请日：2012-10-31

Applicant: IBM

Inventor： CARTER JOHN BRUCE ,  HUANG WEI ,  RAJAMANI KARTHICK ,  RAWSON III FREEMAN LEIGH ,  SUDAN KSHITIJ

IPC: G11C8/00 ,  G06F9/50 ,  G06F12/02 ,  G06F13/12

Abstract: Verfahren zum Erhöhen einer Kapazität eines Speichers (108), wobei das Verfahren aufweist: Konfigurieren des Speichers (108) unter Verwendung einer Anwendung (105), die unter Verwendung eines Prozessors (206) ausgeführt wird, wobei der Speicher (108) eine Reihe von Datenebenen (304, 306, 308, 310) beinhaltet, derart, dass er eine inaktive Schicht (356) und eine aktive Schicht (354) bildet, wobei die Inaktive Schicht (356) eine erste Teilmenge von Datenebenen (364, 366, 368, 370, 372) aus der Reihe von Datenebenen (304, 306, 308, 310) in dem Speicher (108) enthält und die aktive Schicht (354) eine zweite Teilmenge von Datenebenen (358, 360, 362) aus der Reihe von Datenebenen (304, 306, 308, 310) in dem Speicher (108) enthält; Ermitteln, ob sich eine Seite (312, 314), an die eine Speicher-Zugriffsanforderung gerichtet ist, in der inaktiven Schicht (356) in dem Speicher (108) befindet; als Reaktion darauf, dass sich die Seite (312, 314) in der inaktiven Schicht (356) des Speichers (108) befindet, Drosseln der Verarbeitung der Speicher-Zugriffsanforderung durch Verarbeiten der Speicher-Zugriffsanforderung mit einer Verzögerung; als Reaktion darauf, dass sich die Seite (312, 314) in der aktiven Schicht (354) des Speichers (108) befindet, Ermitteln, ob in die Verarbeitung der Speicher-Zugriffsanforderung für die sich in der aktiven Schicht (354) des Speichers (108) befindliche Seite eine Verzögerung hinzuzufügen ist; und als Reaktion auf ein Feststellen, dass die Verarbeitung der Speicher-Zugriffsanforderung für die sich in der aktiven Schicht (354) des Speichers (108) befindliche Seite (312, 314) zu verzögern ist, Verzögern der Verarbeitung der Speicher-Zugriffsanforderung, wobei das Ermitteln, ob in die Verarbeitung der Speicher-Zugriffsanforderung für die sich in der aktiven Schicht (354) des Speichers (108) befindliche Seite (312, 314) eine Verzögerung hinzuzufügen ist, ferner aufweist: ...

公开(公告)号：DE112012005014T5

公开(公告)日：2014-08-28

申请号：DE112012005014

申请日：2012-11-21

Applicant: IBM

Inventor： CARTER JOHN BRUCE ,  RETTER ERIC EUGENE ,  STUECHELI JEFFREY A ,  RAJAMANI KARTHICK ,  MEALEY BRUCE

IPC: G06F7/38 ,  G06F7/76

Abstract: Bereitgestellt werden Mechanismen zum Ausführen einer arithmetischen Gleitkommaoperation in einem Datenverarbeitungssystem. Eine Vielzahl von Gleitkommaoperanden der arithmetischen Gleitkommaoperation wird empfangen, und Bits in einer Mantisse von mindestens einem Gleitkommaoperanden aus der Vielzahl von Gleitkommaoperanden werden verschoben. Ein oder mehrere Bits der Mantisse, die aus dem Bitbereich der Mantisse von mindestens einem Gleitkommaoperanden heraus verschoben werden, werden gespeichert, und ein Vektorwert wird auf der Grundlage des bzw. der gespeicherten einen oder mehreren Bits der Mantisse erzeugt, die aus dem Bitbereich der Mantisse des mindestens einen Gleitkommaoperanden heraus verschoben werden. Ein Ergebniswert wird für die arithmetische Gleitkommaoperation auf der Grundlage des Vektorwerts und der Vielzahl von Gleitkommaoperanden erzeugt.

公开(公告)号：DE112012003212T5

公开(公告)日：2014-07-03

申请号：DE112012003212

申请日：2012-05-14

Applicant: IBM

Inventor： ALLEN-WARE MALCOLM SCOTT ,  CARTER JOHN BRUCE ,  HANSON HEATHER LYNN ,  HUANG WEI ,  RAJAMANI KARTHICK ,  LEFURGY CHARLES ROBERT

IPC: H03K7/00

Abstract: Ein Verfahren, ein System und ein Computerprogrammprodukt zum Verbessern der Leistungsfähigkeit einer digitalen Schaltung werden in den veranschaulichenden Ausführungsformen bereitgestellt. Eine tatsächliche Arbeitsfrequenz der digitalen Schaltung wird mithilfe einer Regelschleife in der digitalen Schaltung angepasst, wobei das Anpassen der tatsächlichen Frequenz als Reaktion auf eine Änderung bei einem Betriebszustand der digitalen Schaltung erfolgt. Eine Messung eines durch die digitale Schaltung aufgenommenen Stroms wird von einem Spannungsregler empfangen, welcher der digitalen Schaltung elektrische Leistung bereitstellt. Ein Überstrom-Zielstromwert wird empfangen. Eine Spannungsabgabe vom Spannungsregler an die digitale Schaltung wird so angepasst, dass der durch die digitale Schaltung aufgenommene Strom den Überstrom-Zielstromwert nicht überschreitet.

公开(公告)号：DE112011102115B4

公开(公告)日：2014-11-13

申请号：DE112011102115

申请日：2011-06-08

Applicant: IBM

Inventor： NAYAR NARESH ,  RAWSON III FREEMAN LEIGH ,  RAJAMANI KARTHICK

IPC: G06F1/32

Abstract: Es wird ein Mechanismus zur transparenten Konsolidierung von Betriebsmitteln logischer Partitionen bereitgestellt. Als Reaktion auf das Vorhandensein des nicht gefalteten Betriebsmittels auf einem Ursprungs-Betriebsmittelchip stellt der Virtualisierungsmechanismus fest, ob ein Ziel-Betriebsmittelchip vorhanden ist, um entweder die Operationen des nicht gefalteten Betriebsmittels mit einem gefalteten Betriebsmittel auf dem Ziel-Chip zu tauschen oder die Operationen des nicht gefalteten Betriebsmittels zu einem nicht gefalteten Betriebsmittel auf dem Ziel-Chip zu migrieren. Als Reaktion auf das Vorhandensein des gefalteten Betriebsmittels auf dem Ziel-Betriebsmittelchip tauscht der Virtualisierungsmechanismus auf transparente Weise die Operationen des nicht gefalteten Betriebsmittels von dem Ursprungs-Betriebsmittelchip zu dem gefalteten Betriebsmittel auf dem Ziel-Betriebsmittelchip, wobei das gefaltete Betriebsmittel auf dem Ursprungs-Betriebsmittelchip nach dem Tausch gefaltet bleibt. Als Reaktion auf das Nichtvorhandensein eines weiteren nicht gefalteten Betriebsmittels auf dem Ursprungs-Betriebsmittelchip versetzt der Virtualisierungsmechanismus den Ursprungs-Betriebsmittelchip in einen höheren Energiesparmodus.

公开(公告)号：GB2497835B

公开(公告)日：2014-01-01

申请号：GB201219071

申请日：2012-10-24

Applicant: IBM

Inventor： RAJAMANI KARTHICK ,  CARTER JOHN BRUCE ,  HUANG WEI ,  SUDAN KSHITIJ ,  RAWSON FREEMAN LEIGH III

IPC: G06F1/32

Abstract: A system, and computer program product for increasing a capacity of a memory are provided in the illustrative embodiments. Using an application executing using a processor wherein the memory includes a set of ranks, the memory is configured to form a cold tier and a hot tier, the cold tier including a first subset of ranks from the set of ranks in the memory, and the hot tier including a second subset of ranks from the set of ranks in the memory. A determination is made whether a page to which a memory access request is directed is located in the cold tier in the memory. In response to the page being located in the cold tier of the memory, the processing of the memory access request is throttled by processing the memory access request with a delay.

公开(公告)号：GB2498426A

公开(公告)日：2013-07-17

申请号：GB201221061

申请日：2012-11-23

Applicant: IBM

Inventor： DODSON JOHN STEVEN ,  RETTER ERIC EUGENE ,  RAJAMANI KARTHICK ,  WRIGHT KENNETH

IPC: G06F1/32 ,  G06F13/16

Abstract: A method for synchronising memory controllers, each controlling a partition of a partitioned memory subsystem, comprises forwarding 606 a synchronisation command to a pre-determined master memory controller, the command including information identifying (selecting) a group of controllers to be synchronised. The master controller then forwards 608 the command to each memory controller, including the master memory controller itself. Each controller then de-asserts 612 a status bit to confirm that they have receiving the command, and then each of the selected memory controllers forward 616 the command to associated power logic which powers the memory controller. The power logic then resets its timers so that the associated controllers are synchronised. This method is for throttled systems where a memory controller can only perform a certain number of commands in a predetermined time window, so that the windows of memory controllers completing the same task (where the memory channels are interleaved, for example) can be aligned with each other. Timers can be set to ensure the process is repeated if synchronisation in the same clock cycle fails.

公开(公告)号：GB2489095B

公开(公告)日：2015-08-12

申请号：GB201204400

申请日：2012-03-13

Applicant: IBM

Inventor： LEFURGY CHARLES ROBERT ,  RAJAMANI KARTHICK

IPC: G06F13/10 ,  G06F11/22 ,  G06F11/34

公开(公告)号：GB2506083B

公开(公告)日：2015-01-21

申请号：GB201400568

申请日：2012-05-14

Applicant: IBM

Inventor： ALLEN-WARE MALCOLM SCOTT ,  LEFURGY CHARLES ROBERT ,  HANSON HEATHER LYNN ,  CARTER JOHN BRUCE ,  HUANG WEI ,  RAJAMANI KARTHICK

IPC: G06F1/32

Abstract: A method for improving the performance of a digital circuit is provided in the illustrative embodiments. A real frequency of operation of the digital circuit is adjusted using a control loop in the digital circuit, the adjusting the real frequency being responsive to a change in an operating condition of the digital circuit. A measurement of a current drawn by the digital circuit is received from a voltage regulator supplying electrical power to the digital circuit. An over-current target current value is received. A voltage output from the voltage regulator to the digital circuit is adjusted such that the current drawn by the digital circuit does not exceed the over-current target current value.