公开(公告)号：DE112018001814T5

公开(公告)日：2019-12-12

申请号：DE112018001814

申请日：2018-06-07

Applicant: IBM

Inventor： BAO RUQIANG ,  LEE CHOONGHYUN ,  MOCHIZUKI SHOGO ,  YEUNG CHUN WING

IPC: H01L27/04

Abstract: Ein Verfahren zum Ausbilden von mehreren Vertikaltransport-Finnen-Feldeffekttransistoren (VT-FinFETs) mit unterschiedlichen Kanallängen, das ein Ausbilden einer vertikalen Finne auf einem ersten Bereich eines Substrats und einer vertikalen Finne auf einem zweiten Bereich des Substrats, Ausbilden eines Abdeckblocks auf der vertikalen Finne auf dem zweiten Bereich des Substrats, Ausbilden einer/eines ersten unten liegenden Source/Drain auf dem ersten Bereich des Substrats, wobei die/der erste unten liegende Source/Drain einen unteren Abschnitt der vertikalen Finne auf dem ersten Bereich bedeckt, Entfernen des Abdeckblocks und Ausbilden einer/eines zweiten unten liegenden Source/Drain in dem zweiten Bereich des Substrats beinhaltet, wobei sich die/der zweite unten liegende Source/Drain unterhalb der Fläche des Substrats befindet, wobei die/der zweite unten liegende Source/Drain einen unteren Abschnitt der vertikalen Finne auf dem zweiten Bereich nicht bedeckt.

公开(公告)号：DE112018004228B4

公开(公告)日：2021-01-21

申请号：DE112018004228

申请日：2018-10-23

Applicant: IBM

Inventor： ZHANG CHEN ,  YAMASHITA TENKO ,  YEUNG CHUN WING

IPC: H01L21/336 ,  H01L21/8234 ,  H01L29/66 ,  H01L29/78

Abstract: Verfahren für ein Bilden eines Fin-Feldeffekttransistors mit vertikalem Transport, das aufweist:Bilden einer dotierten Schicht (115) auf einem Substrat (110);Bilden eines mehrschichtigen Fins (111) auf der dotierten Schicht, wobei der mehrschichtige Fin einen unteren Trimmschichtbereich (121), einen oberen Trimmschichtbereich (141) sowie einen Fin-Kanal-Bereich (131) zwischen dem unteren Trimmschichtbereich und dem oberen Trimmschichtbereich aufweist;Entfernen eines Bereichs des unteren Trimmschichtbereichs, um eine Säule (123) der unteren Trimmschicht zu bilden;Entfernen eines Bereichs des oberen Trimmschichtbereichs, um eine Säule (143) der oberen Trimmschicht zu bilden;Bilden eines Füllmaterials (145) in einer oberen Aussparung benachbart zu der Säule der oberen Trimmschicht sowie eines Füllmaterials (125) in einer unteren Aussparung benachbart zu der Säule der unteren Trimmschicht; undEntfernen eines Bereichs des Fin-Kanal-Bereichs, um eine Fin-Kanal-Säule (133) zwischen der Säule der oberen Trimmschicht und der Säule der unteren Trimmschicht zu bilden.

公开(公告)号：DE112018004228T5

公开(公告)日：2020-05-14

申请号：DE112018004228

申请日：2018-10-23

Applicant: IBM

Inventor： ZHANG CHEN ,  YAMASHITA TENKO ,  YEUNG CHUN WING

IPC: H01L21/8234 ,  H01L29/66 ,  H01L29/78

Abstract: Es wird ein Verfahren für ein Bilden eines Fin-Feldeffekttransistors mit vertikalem Transport bereitgestellt. Das Verfahren umfasst ein Bilden einer dotierten Schicht auf einem Substrat sowie ein Bilden eines mehrschichtigen Fin auf der dotierten Schicht, wobei der mehrschichtige Fin einen unteren Trimmschichtbereich, einen oberen Trimmschichtbereich sowie einen Fin-Kanal-Bereich zwischen dem oberen und dem unteren Trimmschichtbereich aufweist. Ein Bereich des unteren Trimmschichtbereichs wird entfernt, um eine Säule der unteren Trimmschicht zu bilden, und ein Bereich des oberen Trimmschichtbereichs wird entfernt, um eine Säule der oberen Trimmschicht zu bilden. Ein Füllmaterial einer oberen Aussparung wird benachbart zu der Säule der oberen Trimmschicht gebildet, und ein Füllmaterial einer unteren Aussparung wird benachbart zu der Säule der unteren Trimmschicht gebildet. Ein Bereich des Fin-Kanal-Bereichs wird entfernt, um eine Fin-Kanal-Säule zwischen der Säule der oberen Trimmschicht und der Säule der unteren Trimmschicht zu bilden.