中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

10 records (took 0.025 seconds)

    Verfahren zum Ausbilden einer dielektrischen Schicht
    2.
    发明专利
    Verfahren zum Ausbilden einer dielektrischen Schicht 未知

    公开(公告)号：DE102008000373B4

    公开(公告)日：2016-06-09

    申请号：DE102008000373

    申请日：2008-02-21

    Applicant: IMEC VZW ,  INFINEON TECHNOLOGIES AG

    Inventor： JASCHKE GERT ,  STAPELMANN CHRIS ,  TILKE ARMIN

    IPC: H01L21/316 ,  H01L21/283 ,  H01L21/32 ,  H01L21/336

    Abstract: Verfahren, umfassend: Ausbilden (420) einer zweiten Schicht (301) über einer ersten Schicht (302); Ausbilden (424) einer Maske (304) über der zweiten Schicht (301); Entfernen (428) eines Abschnitts der Maske (304), um einen Abschnitt der zweiten Schicht (301) zu exponieren; Ausbilden (440) eines amorphen dielektrischen Materials auf der exponierten zweiten Schicht (301) und nicht über der verbliebenen Maske (304) unter Verwendung von Atomschichtabscheidung, wobei mindestens ein Abschnitt der zweiten Schicht (301) noch von der Maske (304) bedeckt ist, und Umwandeln (448) des amorphen dielektrischen Materials in ein kristallines dielektrisches Material (310).

    Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
    3.
    发明专利
    Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement 未知

    公开(公告)号：DE102007022533B4

    公开(公告)日：2014-04-30

    申请号：DE102007022533

    申请日：2007-05-14

    Applicant: INFINEON TECHNOLOGIES AG ,  IMEC VZW

    Inventor： STAPELMANN CHRIS ,  GILES LUIS-FELIPE DR ,  HOFFMANN THOMAS

    IPC: H01L21/265

    Abstract: Verfahren zum Herstellen eines Halbleiterelements in einem Substrat, aufweisend: • Implantieren von Leicht-Ionen in das Substrat, wobei mittels des Implantierens plättchenartige Defekte in einem ersten Teilbereich des Substrats gebildet werden; • erste thermische Behandlung, wobei aus den plättchenartigen Defekten ein Band von Mikro-Hohlräumen gebildet wird; • Implantieren von Voramorphisierungs-Ionen in das Substrat, wodurch ein zweiter Teilbereich des Substrats zumindest teilweise amorphisiert wird, wobei das Band von Mikro-Hohlräumen tiefer liegt als eine amorph/kristallin-Grenzfläche zwischen dem ersten Teilbereich und dem zweiten Teilbereich, welche durch das Implantieren der Voramorphisierungs-Ionen gebildet wird; • Implantieren von reaktiven Ionen, die mit Zwischengitterplatz-Defekten unter Paar- oder Clusterbildung reagieren, in den zweiten Teilbereich des Substrats; • Implantieren von Dotieratomen in den zweiten Teilbereich des Substrats, wobei zumindest ein Bereich des zweiten Teilbereichs einen flachen Übergang des Halbleiterelements bildet, welcher oberhalb der Schicht mit den reaktiven Ionen liegt; • weitere thermische Behandlung, wobei eine zumindest teilweise Rekristallisierung des zumindest teilweise amorphisierten zweiten Teilbereichs des Substrats erreicht wird.

    6.
    发明专利
    未知

    公开(公告)号：DE102006060996A1

    公开(公告)日：2007-08-09

    申请号：DE102006060996

    申请日：2006-12-20

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： STAPELMANN CHRIS ,  TILKE ARMIN

    IPC: H01L21/762

    Abstract: Methods of fabricating isolation regions of semiconductor devices and structures thereof are disclosed. A preferred embodiment includes forming at least one trench in a workpiece, and forming a thin nitride liner over sidewalls and a bottom surface of the at least one trench and over a top surface of the workpiece using atomic layer deposition (ALD). An insulating material is deposited over the top surface of the workpiece, filling the at least one trench. At least a portion of the insulating material is removed from over the top surface of the workpiece. After removing the at least a portion of insulating material from over the top surface of the workpiece, the thin nitride liner in the at least one trench is at least coplanar with the top surface of the workpiece. The thin nitride liner and the insulating material form an isolation region of the semiconductor device.

    7.
    发明专利
    未知

    公开(公告)号：DE102008038170A1

    公开(公告)日：2009-05-14

    申请号：DE102008038170

    申请日：2008-08-18

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： STAPELMANN CHRIS ,  SCHULZ THOMAS

    IPC: H01L21/336 ,  H01L29/786

    Abstract: A fin-shaped structure is formed from a semiconductor material. The fin-shaped structure is processed to generate a tensile strain within the semiconductor material along a longitudinal direction of the fin.

    Halbleiteranordnung mit Isoliergraben und Verfahren zu deren Herstellung
    8.
    发明专利
    Halbleiteranordnung mit Isoliergraben und Verfahren zu deren Herstellung 未知

    公开(公告)号：DE102006060996B4

    公开(公告)日：2014-05-22

    申请号：DE102006060996

    申请日：2006-12-20

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： STAPELMANN CHRIS ,  TILKE ARMIN

    IPC: H01L21/762 ,  H01L21/316 ,  H01L21/318

    Abstract: Verfahren zur Herstellung einer Halbleiteranordnung (250) mit den Schritten: Bereitstellen eines Werkstücks (202), wobei das Werkstück (202) eine obere Oberfläche aufweist; Ausbilden von zumindest einem Graben (208) im Werkstück (202), wobei der zumindest eine Graben (208) Seitenwände und eine Bodenoberfläche aufweist; Ausbilden eines dünnen Nitridliners (252) über den Seitenwänden und der Bodenoberfläche des zumindest einen Grabens (208) und über der oberen Oberfläche des Werkstücks (202) mittels Atomlagenabscheidung, wobei der durch Atomlagenabscheidung aufgebrachte Nitridliner (252) zusammenhängend ist und eine Schichtdicke von höchstens 2,5 nm aufweist; Abscheiden eines Isoliermaterials (214) über der oberen Oberfläche des Werkstücks (202), wobei der zumindest eine Graben (208) mit Isoliermaterial (214) aufgefüllt wird; und Entfernen von zumindest einem Teilbereich des Isoliermaterials (214) von oberhalb der oberen Oberfläche des Werkstücks (202), wobei nach dem Entfernen des zumindest einen Teilbereichs des Isoliermaterials (214) von oberhalb der oberen Oberfläche des Werkstücks (202), der dünne Nitridliner (252) in dem zumindest einen Graben (208) zumindest koplanar mit der oberen Oberfläche des Werkstücks (202) ist und wobei der dünne Nitridliner (252) und das Isoliermaterial (214) einen Isolationsbereich (260; 270) der Halbleiteranordnung (250) ausbilden.

    9.
    发明专利
    未知

    公开(公告)号：DE102009004223A1

    公开(公告)日：2009-07-23

    申请号：DE102009004223

    申请日：2009-01-09

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： STAPELMANN CHRIS

    IPC: H01L21/8238 ,  H01L27/092

    Abstract: According to one embodiment of the present invention, a method of manufacturing a semiconductor device is provided. The method includes: forming a semiconductor structure; forming a stress liner over the semiconductor structure; and changing the stress properties of at least a part of the stress liner.

Patent Agency Ranking