公开(公告)号：DE102013219780A1

公开(公告)日：2015-04-02

申请号：DE102013219780

申请日：2013-09-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ARENS ANDRE ,  HÖGERL JÜRGEN ,  HOIER MAGDALENA

IPC: H01L23/055 ,  H01L21/60 ,  H01L23/48 ,  H01L25/16

Abstract: Ein Aspekt der Erfindung betrifft ein Leistungshalbleitermodul. Gemäß einem Beispiel der Erfindung weist das Leistungshalbleitermodul eine Platine auf mit einer ersten, auf einer Oberseite der Platine angeordneten strukturierten Metallisierung und mit mindestens einer zweiten Metallisierung, welche in vertikaler Richtung unter der ersten Metallisierung, parallel zu dieser angeordnet und von dieser isoliert ist. Auf der Oberseite der Platine ist mindestens ein gehäuseloser Halbleiterchip angeordnet, der mehrere Kontaktelektroden aufweist, welche wiederum über Bonddrähte mit korrespondierenden Kontakt-Pads der ersten Metallisierung auf der Oberseite der Platine verbunden sind. Ein erster Teil der Kontaktelektroden und der korrespondierenden Kontakt-Pads sind im Betrieb hochspannungsführend. Sämtliche hochspannungsführenden Kontakt-Pads sind über Durchkontaktierungen mit der zweiten Metallisierung leitend verbunden. Eine Isolationsschicht deckt den Chip und einen abgegrenzten Bereich der Platine um den Chip vollständig ab, wobei sämtliche hochspannungsführenden Kontakt-Pads und die Durchkontaktierungen von der Isolationsschicht vollständig bedeckt sind. Ein zweiter Teil der Kontaktelektroden und der korrespondierenden Kontakt-Pads stehen im Betrieb unter niedrigen Spannungen stehen.

公开(公告)号：DE102015115271A1

公开(公告)日：2017-03-16

申请号：DE102015115271

申请日：2015-09-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD ,  ARENS ANDRE

IPC: H01L25/07 ,  H01L23/488 ,  H01L23/552

Abstract: Ein Aspekt betrifft eine Elektronikbaugruppe. Diese weist eine Anzahl von ersten Halbleiterchips (1) mit jeweils einem ersten und zweiten Lastanschluss (11, 12) auf. Außerdem weist die Elektronikbaugruppe eine Leiterstruktur (6) mit einem ersten Leiterstreifen (61), einem zweiten Leiterstreifen (62) und einem dritten Leiterstreifen (63) auf, sowie eine Anzahl von ersten Entstörkondensatoren (3), von denen jeder auf der Leiterstruktur (6) angeordnet ist und einen ersten Kondensatoranschluss (31) sowie einen zweiten Kondensatoranschluss (32) besitzt. Der erste Lastanschluss (11) eines jeden ersten Halbleiterchips (1) ist elektrisch leitend mit dem ersten Leiterstreifen (61) verbunden ist, der zweite Lastanschluss (12) eines jeden ersten Halbleiterchips (1) ist elektrisch leitend mit dem dritten Leiterstreifen (63) verbunden, der erste Kondensatoranschluss (31) eines jeden ersten Entstörkondensators (3) ist elektrisch leitend mit dem ersten Leiterstreifen (61) verbunden, und der zweite Kondensatoranschluss (32) eines jeden ersten Entstörkondensators (3) ist elektrisch leitend mit dem zweiten Leiterstreifen (62) verbunden.

公开(公告)号：DE102014107271A1

公开(公告)日：2015-11-26

申请号：DE102014107271

申请日：2014-05-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ARENS ANDRE

IPC: H01L25/07 ,  H01L23/482 ,  H01L23/522

Abstract: Die Erfindung betrifft ein Halbleitermodul (10), das eine Leiterplatte (10) aufweist, wenigstens einen in die Leiterplatte (10) eingebetteten ersten Halbleiterchip (1) und wenigstens einen in die Leiterplatte (10) eingebetteten zweiten Halbleiterchip (2). Jeder erste Halbleiterchip (1) weist einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) auf, und jeder zweite Halbleiterchip (2) weist einen ersten Lastanschluss (21) und einen zweiten Lastanschluss (22) auf. Die Leiterplatte (10) umfasst außerdem eine strukturierte erste Metallisierungsschicht (4), die einen ersten Abschnitt (41) und einen zweiten Abschnitt (42) aufweist, sowie eine strukturierte zweite Metallisierungsschicht (5), die einen ersten Abschnitt (51), einen zweiten Abschnitt (52) und einen dritten Abschnitt (53) aufweist. Der erste Abschnitt (51) der zweiten Metallisierungsschicht (5) besitzt eine kammförmige Struktur mit mehreren ersten Fortsätzen (511), und der zweite Abschnitt (42) der ersten Metallisierungsschicht (4) besitzt eine kammförmige Struktur mit mehreren zweiten Fortsätzen (422). Der erste Abschnitt (51) der zweiten Metallisierungsschicht (5) und der zweite Abschnitt (42) der ersten Metallisierungsschicht (4) sind dadurch elektrisch leitend miteinander verbunden, dass die Leiterplatte (10) eine Anzahl erster Durchkontaktierungen (61) aufweist, von denen eine jede sowohl an einem der ersten Fortsätze (511) mit dem ersten Abschnitt (51) der zweiten Metallisierungsschicht (5) als auch an einem der zweiten Fortsätze (422) mit dem zweiten Abschnitt (42) der ersten Metallisierungsschicht (4) dauerhaft elektrisch leitend verbunden ist.

公开(公告)号：DE102015115271B4

公开(公告)日：2021-07-15

申请号：DE102015115271

申请日：2015-09-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD ,  ARENS ANDRE

IPC: H01L25/07 ,  H01L23/488 ,  H01L23/552

Abstract: Elektronikbaugruppe, die aufweist:eine Anzahl von ersten Halbleiterchips (1), von denen jeder einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) aufweist;eine Leiterstruktur (6) mit einem ersten Leiterstreifen (61), einem zweiten Leiterstreifen (62) und einem dritten Leiterstreifen (63);eine Anzahl von ersten Entstörkondensatoren (3), die auf der Leiterstruktur (6) angeordnet sind und die jeweils einen ersten Kondensatoranschluss (31) und einen zweiten Kondensatoranschluss (32) aufweisen; undeinen Kühlkörper (200); wobeider erste Lastanschluss (11) eines jeden ersten Halbleiterchips (1) elektrisch leitend mit dem ersten Leiterstreifen (61) verbunden ist;der zweite Lastanschluss (12) eines jeden ersten Halbleiterchips (1) elektrisch leitend mit dem dritten Leiterstreifen (63) verbunden ist;der erste Kondensatoranschluss (31) eines jeden ersten Entstörkondensators (3) elektrisch leitend mit dem ersten Leiterstreifen (61) verbunden ist;der zweite Kondensatoranschluss (32) eines jeden ersten Entstörkondensators (3) elektrisch leitend mit dem zweiten Leiterstreifen (62) verbunden ist; undder Kühlkörper (200) elektrisch leitend mit dem zweiten Leiterstreifen (62) verbunden ist,wobei die Elektronikbaugruppe eine Anzahl von zweiten Halbleiterchips (2) aufweist, von denen jeder einen ersten Lastanschluss (21) und einen zweiten Lastanschluss (22) aufweist, wobei:die Leiterstruktur (6) einen fünften Leiterstreifen (65) aufweist;der erste Lastanschluss (21) eines jeden zweiten Halbleiterchips (2) elektrisch leitend mit dem dritten Leiterstreifen (63) verbunden ist; undder zweite Lastanschluss (22) eines jeden zweiten Halbleiterchips (2) elektrisch leitend mit dem fünften Leiterstreifen (65) verbunden ist,bei der die Leiterstruktur (6) einen vierten Leiterstreifen (64) aufweist, der elektrisch mit dem zweiten Leiterstreifen (62) verbunden ist, und bei der der erste Leiterstreifen (61) und der fünfte Leiterstreifen (65) zwischen dem zweiten Leiterstreifen (62) und dem vierten Leiterstreifen (64) angeordnet sind.

公开(公告)号：DE102014107271B4

公开(公告)日：2019-11-07

申请号：DE102014107271

申请日：2014-05-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ARENS ANDRE

IPC: H01L25/07 ,  H01L23/482 ,  H01L23/495 ,  H01L23/522 ,  H05K1/18

Abstract: Halbleitermodul (10), das aufweist:eine Leiterplatte (70) mit einer strukturierten ersten Metallisierungsschicht (4), die einen ersten Abschnitt (41) und einen zweiten Abschnitt (42) aufweist, sowie mit einer strukturierten zweiten Metallisierungsschicht (5), die einen ersten Abschnitt (51), einen zweiten Abschnitt (52) und einen dritten Abschnitt (53) aufweist;wenigstens einen in die Leiterplatte (70) eingebetteten ersten Halbleiterchip (1), von denen ein jeder einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) aufweist;wenigstens einen in die Leiterplatte (70) eingebetteten zweiten Halbleiterchip (2), von denen ein jeder einen ersten Lastanschluss (21) und einen zweiten Lastanschluss (22) aufweist; wobeider erste Abschnitt (51) der zweiten Metallisierungsschicht (5) eine kammförmige Struktur mit mehreren ersten Fortsätzen (511) aufweist;der zweite Abschnitt (42) der ersten Metallisierungsschicht (4) eine kammförmige Struktur mit mehreren zweiten Fortsätzen (422) aufweist; undder erste Abschnitt (51) der zweiten Metallisierungsschicht (5) und der zweite Abschnitt (42) der ersten Metallisierungsschicht (4) dadurch elektrisch leitend miteinander verbunden sind, dass die Leiterplatte (70) eine Anzahl erster Durchkontaktierungen (61) aufweist, von denen eine jede sowohl an einem der ersten Fortsätze (511) mit dem ersten Abschnitt (51) der zweiten Metallisierungsschicht (5) als auch an einem der zweiten Fortsätze (422) mit dem zweiten Abschnitt (42) der ersten Metallisierungsschicht (4) dauerhaft elektrisch leitend verbunden ist.

公开(公告)号：DE102021209577A1

公开(公告)日：2022-03-03

申请号：DE102021209577

申请日：2021-08-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARRENSCHEEN JENS ,  ARENS ANDRE

IPC: H03K17/082 ,  H03K3/017 ,  H03K7/08

Abstract: Diese Offenbarung betrifft Schaltungen und Techniken zum Detektieren von der oder Reagieren auf die Temperatur eines Leistungsschalters auf Grundlage von gepaarten Strom- und Spannungsmessungen. Eine Treiberschaltung für einen Leistungsschalter kann dazu ausgelegt sein, eine Strommessung und eine Spannungsmessung durchzuführen, die einem temperaturabhängigen Schaltungselement zugeordnet sind, und den Leistungsschalter zumindest teilweise auf Grundlage der Strommessung und der Spannungsmessung zu steuern. In einigen Beispielen können die Strom- und Spannungsmessungen verwendet werden, um die Temperatur des Leistungsschalters zu bestimmen.

公开(公告)号：DE102012207147B4

公开(公告)日：2016-01-21

申请号：DE102012207147

申请日：2012-04-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KANSCHAT PETER ,  JASBERG HARTMUT ,  SCHWARZER ULRICH MICHAEL GEORG ,  ARENS ANDRE

IPC: H03K17/16 ,  H03K17/567

Abstract: Verfahren zur Ansteuerung eines steuerbaren Leistungshalbleiterschalters (LS), welcher einen Gate-Anschluss (G), einen Kollektoranschluss (C) und einen Emitter-Anschluss (E) aufweist und der mit seiner Kollektor-Emitter-Strecke zwischen ein erstes und ein zweites Versorgungspotential (Vcc, OUT) geschaltet ist, wobei das Verfahren umfasst: Einstellen der Steilheit von Ausschaltflanken eines Kollektorstromes (Ic) und einer Kollektor-Emitter-Spannung (Vce) des Leistungshalbleiterschalters (LS) mittels einer Spannungsquellenanordnung (SPQ), die mit dem Gate-Anschluss (G) des Leistungshalbleiterschalters (LS) verbunden ist; Einstellen der Steilheit von Einschaltflanken des Kollektorstromes (Ic) und der Kollektor-Emitter-Spannung (Vce) des Leistungshalbleiterschalters (LS) mittels einer steuerbaren Stromquellenanordnung (STQ), die mit dem Gate-Anschluss (G) des Leistungshalbleiterschalters (LS) verbunden ist und einen Gateansteuerstrom (IG) erzeugt, und Messen eines momentanen Gateansteuerstromes (IG) des Leistungshalbleiterschalters (LS), wobei in der Phase ab dem Beginn des Stromanstieges eines Kollektor-Emitter-Stromes (ILast) durch den Leistungshalbleiterschalter (LS) bis zum Ende der Abnahme der Kollektor-Emitter-Spannung (Vce) der Verlauf des einstellbaren Gateansteuerstromes (IG) maximal innerhalb eines vorgegebenen Toleranzbandes von einem Schaltvorgang zu einem der folgenden Schaltvorgänge variiert wird.

公开(公告)号：DE102021122484A1

公开(公告)日：2022-03-03

申请号：DE102021122484

申请日：2021-08-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARRENSCHEEN JENS ,  ARENS ANDRE

IPC: H03K17/082 ,  H03K3/017 ,  H03K7/08

Abstract: Diese Offenbarung betrifft Schaltungen und Techniken zum Ermitteln der oder Reagieren auf die Temperatur eines Leistungsschalters. Eine Treiberschaltung für den Leistungsschalter kann dazu ausgebildet sein, ein Modulationssignal an einen Steuerknoten des Leistungsschalters zu liefern, um ein Ein-/Ausschalten des Leistungsschalters zu steuern, wobei die Treiberschaltung weiterhin dazu ausgebildet ist, eine Ausgangsimpedanz der Treiberschaltung an dem Steuerknoten zu modulieren, eine oder mehr Spannungsmessungen durchzuführen, während die Ausgangsimpedanz der Treiberschaltung moduliert wird, und den Leistungsschalter zumindest teilweise basierend auf der einen oder den mehr Spannungsmessungen zu steuern.

公开(公告)号：DE102017101185B4

公开(公告)日：2020-07-16

申请号：DE102017101185

申请日：2017-01-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HÖGERL JÜRGEN ,  TORWESTEN HOLGER ,  ARENS ANDRE

IPC: H01L25/16 ,  H01L21/60 ,  H01L23/485

Abstract: Halbleitermodul, umfassend:einen Träger;mindestens einen über dem Träger angeordneten Halbleitertransistor;mindestens eine über dem Träger angeordnete Halbleiterdiode;mindestens einen über dem Träger angeordneten Halbleitertreiberchip;wobei der Halbleitertransistor, die Halbleiterdiode und der Halbleitertreiberchip lateral nebeneinander auf dem Träger angeordnet sind;mehrere externe Verbinder; undeine Kapselungsschicht, die den Träger, den Halbleitertransistor, die Halbleiterdiode und den Halbleitertreiberchip bedeckt, wobei die Kapselungsschicht elektrische Via-Verbindungen zum Bereitstellen von elektrischen Verbindungen zwischen dem mindestens einen Halbleitertreiberchip und den externen Verbindern, zwischen dem mindestens einen Halbleitertreiberchip und dem mindestens einen Halbleitertransistor und zwischen dem mindestens einen Halbleitertransistor und der mindestens einen Halbleiterdiode umfasst.

公开(公告)号：DE102017101185A1

公开(公告)日：2018-07-26

申请号：DE102017101185

申请日：2017-01-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HÖGERL JÜRGEN ,  TORWESTEN HOLGER ,  ARENS ANDRE

IPC: H01L25/16 ,  H01L21/60 ,  H01L23/485

Abstract: Das Halbleitermodul umfasst einen Träger, mindestens einen auf dem Träger angeordneten Halbleitertransistor, mindestens eine auf dem Träger angeordnete Halbleiterdiode, mindestens einen auf dem Träger angeordneten Halbleitertreiberchip, mehrere externe Verbinder und eine Kapselungsschicht, die den Träger, den Halbleitertransistor, die Halbleiterdiode und den Halbleitertreiberchip bedeckt, wobei die Kapselungsschicht elektrische Via-Verbindungen zum Bereitstellen von elektrischen Verbindungen zwischen dem mindestens einen Halbleitertreiberchip und den externen Verbindern, zwischen dem mindestens einen Halbleitertreiberchip und dem mindestens einen Halbleitertransistor und zwischen dem mindestens einen Halbleitertransistor und der mindestens einen Halbleiterdiode umfasst.