EINEN SILIZIUMCARBID-KÖRPER ENTHALTENDE HALBLEITERVORRICHTUNG UND HERSTELLUNGSVERFAHREN

    公开(公告)号:DE102018127797A1

    公开(公告)日:2020-05-07

    申请号:DE102018127797

    申请日:2018-11-07

    Abstract: Ein Siliziumcarbid-Körper (100) umfasst eine Driftstruktur (130) mit einem ersten Leitfähigkeitstyp, ein Bodygebiet (120) und ein Abschirmgebiet (140). Das Bodygebiet (120) und das Abschirmgebiet (140) weisen einen zweiten Leitfähigkeitstyp auf und sind zwischen der Driftstruktur (130) und einer ersten Oberfläche (101) des Siliziumcarbid-Körpers (100) gelegen. Ein erster und ein zweiter Graben-Gatestreifen (150) erstrecken sich in den Siliziumcarbid-Körper (100). Das Bodygebiet (120) ist mit einer ersten Seitenwand (151) des ersten Graben-Gatestreifens (150) in Kontakt. Das Abschirmgebiet (140) ist mit einer zweiten Seitenwand (152) des zweiten Graben-Gatestreifens (150) in Kontakt. Die zweite Seitenwand (152) hat eine erste Länge (L1) in einer laterlaen ersten Richtung (291) parallel zur ersten Oberfläche (101). Ein Ergänzungsgebiet (170) des ersten Leitfähigkeitstyps ist mit einer oder mehreren Grenzflächenzonen (175) der zweiten Seitenwand (152) in Kontakt. Die eine oder mehreren Grenzflächenzonen (175) haben eine kombinierte zweite Länge (L2+ L2+ ... + L2) entlang der ersten Richtung (291) . Die zweite Länge (L2) beträgt höchstens 40 % der ersten Länge (L1) .

    Resistance sensor measuring temperature in e.g. vertical power field effect transistor, is integrated with heater into substrate accommodating transistor, to test operational reliability

    公开(公告)号:DE102005043271A1

    公开(公告)日:2007-03-15

    申请号:DE102005043271

    申请日:2005-09-12

    Abstract: Ohmic measurement sensor (TS) element (SR) is constructed in the substrate (1) accommodating the integrated semiconductor component (VT), to measure its (VT) temperature. The measurement resistance is made of doped polysilicon. It is constructed in a trench (2) in the substrate, from which it is isolated by an oxide insulation layer. The semiconductor is a vertical power field effect transistor (VMOS technology), with source and drain zones (S, D) and an intermediate channel (K). Gate is formed in the trench (2), on a trench insulation layer (5). The substrate is silicon, the gate (G) is doped polysilicon and the trench insulation layer (5) comprises SiO 2. A heater (H) heats the semiconductor component, and comprises a heating resistance element (HR) insulated from the trench by an oxide layer (5). The trench accommodating all the foregoing components, has uniform depth and width (h1, b1). The semiconductor component is immediately adjacent to the sensor and/or heater. A metallic connection layer (4) on the surface of the substrate, makes contact with the source. A length of this layer is less than a length of the heater. The trench for the semiconductor sensor, extends at least up to the channel zone of the field effect transistor.

    EINEN SILIZIUMCARBID-KÖRPER ENTHALTENDE HALBLEITERVORRICHTUNG

    公开(公告)号:DE102018127797B4

    公开(公告)日:2022-08-04

    申请号:DE102018127797

    申请日:2018-11-07

    Abstract: Halbleitervorrichtung, aufweisend:einen Siliziumcarbid-Körper (100), der eine Driftstruktur (130) mit einem ersten Leitfähigkeitstyp, ein Bodygebiet (120) und ein Abschirmgebiet (140) aufweist, wobei das Bodygebiet (120) und das Abschirmgebiet (140) einen zweiten Leitfähigkeitstyp aufweisen und zwischen der Driftstruktur (130) und einer ersten Oberfläche (101) des Siliziumcarbid-Körpers (100) gelegen sind;einen ersten und einen zweiten Graben-Gatestreifen (150), die sich in den Siliziumcarbid-Körper (100) erstrecken, wobei das Bodygebiet (120) mit einer ersten Seitenwand (151) des ersten Graben-Gatestreifens (150) in Kontakt ist und das Abschirmgebiet (140) mit einer zweiten Seitenwand (152) des zweiten Graben-Gatestreifens (150) in Kontakt ist; wobei die zweite Seitenwand (152) eine erste Länge (L1) in einer ersten Richtung (291) parallel zur ersten Oberfläche (101) aufweist; undein Ergänzungsgebiet (170) des ersten Leitfähigkeitstyps, wobei das Ergänzungsgebiet (170) mit einer oder mehreren Grenzflächenzonen (175) der zweiten Seitenwand (152) in Kontakt ist,wobei die eine oder mehreren Grenzflächenzonen (175) eine kombinierte zweite Länge (L21+ L22+ ... + L2n) entlang der ersten Richtung (291) aufweisen, wobei die zweite Länge (L2) höchstens 40% der ersten Länge (L1) beträgt.

Patent Agency Ranking