公开(公告)号：DE102021106044A1

公开(公告)日：2021-09-16

申请号：DE102021106044

申请日：2021-03-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CASTRO LEONARDO ,  BARTENSCHLAGER RAINER

IPC: H03K5/003 ,  H03K19/0185

Abstract: Eine Pegelumsetzervorrichtung (200, 300) umfasst einen Erststufenpegelumsetzer (208, 308), der zum Transformieren eines Eingangssignals (210, 310) in ein erstes Ausgangssignal (222, 322) mit einer Spannung zwischen wenigstens einer von einer VPS-Steuerspannung (218) und einer Masse (214) oder einer VDD-Versorgungsspannung (318) und einer VNS-Steuerspannung (314) konfiguriert ist. Die Pegelumsetzervorrichtung (200, 300) umfasst einen Zweitstufenpegelumsetzer (206, 306), der anschließend an den Erststufenpegelumsetzer (208, 308) angeordnet und zum Transformieren des ersten Ausgangssignals (222, 322) in ein zweites Ausgangssignal (212, 312) mit einer Spannung zwischen der Masse (214, 316) und der VDD-Versorgungsspannung (220, 318) konfiguriert ist.

公开(公告)号：DE102014001142A1

公开(公告)日：2014-07-31

申请号：DE102014001142

申请日：2014-01-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ALLERS WOLF ,  PAPARISTO EDVIN ,  JEFREMOW MIHAIL ,  OTTERSTEDT JAN ,  CASTRO LEONARDO

IPC: G11C16/10

Abstract: Die Erfindung bezieht sich auf ein elektronisches Speichersystem und insbesondere auf ein System zur adaptiven Bitratenprogrammierung einer Speichervorrichtung und auf ein Verfahren zur adaptiven Bitratenprogrammierung einer Speichervorrichtung. In Übereinstimmung mit einer Ausführungsform ist ein System zur adaptiven Bitratenprogrammierung einer Speichervorrichtung, die eine Vielzahl von Speicherzellen aufweist, bereitgestellt, wobei die Speicherzellen dafür konfiguriert sind, elektrisch durch das Anlegen eines von einer Stromquelle zugeführten Stroms programmierbar zu sein, wobei das System Selektionseinrichtungen zum Selektieren von Speicherzellen für das Programmieren auf der Grundlage der Verfügbarkeit eines Stroms von der Stromquelle aufweist.

公开(公告)号：DE102014225031A1

公开(公告)日：2016-06-09

申请号：DE102014225031

申请日：2014-12-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CASTRO LEONARDO ,  CURATOLO GIACOMO

IPC: G11C8/08

Abstract: Die Erfindung sieht eine Halbleiterspeichervorrichtung vor, welche Folgendes umfasst: ein Speicherzellenfeld mit mehreren Zeilen, welche Speicherzellen und eine mit den Speicherzellen der jeweiligen Zeile verbundene Auswahlleitung umfassen, wobei die Speicherzellen jeder Zeile durch Laden der Auswahlleitung der jeweiligen Zeile ausgewählt werden können und durch Entladen der Auswahlleitung der jeweiligen Zeile abgewählt werden können, und eine Adressdecodiervorrichtung mit mehreren Decodern, wobei jeder Decoder der Decoder aktivierbar ist, so dass, wenn der Decoder aktiviert wird, jeder andere Decoder der Decoder deaktiviert wird, wobei jeder Decoder der Decoder wenigstens einer ausgewählten Leitung der Auswahlleitungen zugewiesen ist, wobei kein anderer Decoder der Decoder der wenigstens einen Auswahlleitung zugewiesen ist, wobei jeder Decoder der Decoder einen Ausgang aufweist, der dafür ausgelegt ist, die wenigstens eine Auswahlleitung, welcher der Decoder zugewiesen ist, zu laden, wenn der Decoder aktiviert ist, und die wenigstens eine Auswahlleitung, welcher der Decoder zugewiesen ist, zu entladen, wenn der Decoder deaktiviert ist, wobei jeder Decoder der Decoder so ausgelegt ist, dass in dem Fall, dass ein erster Decoder der Decoder deaktiviert wird, nachdem er aktiviert wurde, und ein zweiter Decoder der Decoder aktiviert wird, nachdem er deaktiviert wurde, der Ausgang des ersten Decoders und der Ausgang des zweiten Decoders für ein vordefiniertes Zeitintervall mit einem gemeinsamen Knoten verbunden werden, so dass eine elektrische Ladung von der wenigstens einen Auswahlleitung, welcher der erste Decoder zugewiesen ist, auf die wenigstens eine Auswahlleitung übertragen werden kann, welcher der zweite Decoder zugewiesen ist, bevor der Ausgang des ersten Decoders mit einer Referenzspannung verbunden wird und der Ausgang des zweiten Decoders mit einer Versorgungsspannung verbunden wird.

公开(公告)号：DE102013014393A1

公开(公告)日：2014-03-06

申请号：DE102013014393

申请日：2013-08-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KERN THOMAS ,  OTTERSTEDT JAN ,  PAPARISTO EDVIN ,  JEFREMOW MIHAIL ,  ALLERS WOLF ,  CASTRO LEONARDO

IPC: G11C5/14

Abstract: Die Erfindung bezieht sich auf ein elektronisches Speichersystem und genauer gesagt auf ein System zum Bereitstellen eines Spannungsversorgungsschutzes in einer Speichervorrichtung und auf ein Verfahren zum Bereitstellen eines Spannungsversorgungsschutzes in einer Speichervorrichtung. In Übereinstimmung mit einer Ausführungsform ist ein System zum Bereitstellen eines Spannungsversorgungsschutzes in einer Speichervorrichtung bereitgestellt, wobei das System ein Speicher-Array, das eine Vielzahl von Speicherzellen aufweist, die in einer Vielzahl von Gruppen von Speicherzellen angeordnet sind, und eine Vielzahl von Strombegrenzungselementen aufweist, wobei jede Gruppe von Speicherzellen mit wenigstens einem Strombegrenzungselement verknüpft ist.

公开(公告)号：DE102014225031B4

公开(公告)日：2019-11-07

申请号：DE102014225031

申请日：2014-12-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CASTRO LEONARDO ,  CURATOLO GIACOMO

IPC: G11C8/08 ,  G11C8/00

Abstract: Halbleiterspeichervorrichtung, welche Folgendes umfasst:ein Speicherzellenfeld (2) mit mehreren Zeilen (3a, 3b, 3c), die jeweils Speicherzellen (4aa-4ac; 4ba-4bc; 4ca-4cc) und eine Auswahlleitung (5a, 5b, 5c; 5aa, 5ab, 5ba, 5bb; 5N), die mit den Speicherzellen (4aa-4ac; 4ba-4bc; 4ca-4cc) der jeweiligen Zeile (3a, 3b, 3c) verbunden ist, umfassen,wobei die Speicherzellen (4aa-4ac; 4ba-4bc; 4ca-4cc) jeder Zeile (3a, 3b, 3c) durch Laden der Auswahlleitung (5a, 5b, 5c; 5aa, 5ab, 5ba, 5bb; 5N) der jeweiligen Zeile (3a, 3b, 3c) ausgewählt werden können und durch Entladen der Auswahlleitung (5a, 5b, 5c; 5aa, 5ab, 5ba, 5bb; 5N) der jeweiligen Zeile (3a, 3b, 3c) abgewählt werden können, undeine Adressdecodiervorrichtung (6), welche mehrere Decoder (7a, 7b, 7c, 7N) umfasst, wobei jeder Decoder (7a, 7b, 7c, 7N) der Decoder (7a, 7b, 7c, 7N) durch ein jeweiliges Adresssignal (addra, addrb, addrc) aktivierbar ist, so dass, wenn der Decoder (7a, 7b, 7c, 7N) aktiviert wird, jeder andere Decoder (7a, 7b, 7c, 7N) der Decoder (7a, 7b, 7c, 7N) deaktiviert wird,wobei jeder Decoder (7a, 7b, 7c, 7N) der Decoder (7a, 7b, 7c, 7N) wenigstens einer Auswahlleitung (5a, 5b, 5c; 5aa, 5ab, 5ba, 5bb; 5N) der Auswahlleitungen (5a, 5b, 5c; 5aa, 5ab, 5ba, 5bb; 5N) zugewiesen ist, wobei kein anderer Decoder (7a, 7b, 7c, 7N) der Decoder (7a, 7b, 7c, 7N) der wenigstens einen Auswahlleitung (5a, 5b, 5c) zugewiesen ist, wobei jeder Decoder (7a, 7b, 7c, 7N) der Decoder (7a, 7b, 7c, 7N) einen Ausgang (8a, 8b, 8c) aufweist, der dafür ausgelegt ist, die wenigstens eine dem Decoder (7a, 7b, 7c, 7N) zugewiesene Auswahlleitung (5a, 5b, 5c; 5aa, 5ab, 5ba, 5bb; 5N) zu laden, wenn der Decoder (7a, 7b, 7c, 7N) durch das jeweilige Adresssignal (addra, addrb, addrc) aktiviert ist, und die wenigstens eine dem Decoder (7a, 7b, 7c, 7N) zugewiesene Auswahlleitung (5a, 5b, 5c; 5aa, 5ab, 5ba, 5bb; 5N) zu entladen, wenn der Decoder (7a, 7b, 7c, 7N) durch das jeweilige Adresssignal (addra, addrb, addrc) deaktiviert ist,wobei jeder Decoder (7a, 7b, 7c, 7N) der Decoder (7a, 7b, 7c, 7N) so ausgelegt ist, dass in dem Fall, dass ein erster Decoder (7a) der Decoder (7a, 7b, 7c, 7N) durch das jeweilige Adresssignal (addra) deaktiviert wird, nachdem er durch das jeweilige Adresssignal (addra) aktiviert wurde, und ein zweiter Decoder (7b) der Decoder (7a, 7b, 7c, 7N) durch das jeweilige Adresssignal (addrb) aktiviert wird, nachdem er durch das jeweilige Adresssignal (addrb) deaktiviert wurde, der Ausgang (8a) des ersten Decoders (7a) und der Ausgang (8b) des zweiten Decoders (7b) für ein vordefiniertes Zeitintervall (Δt), in dem der erste Decoder (7a) der Decoder (7a, 7b, 7c, 7N) durch das jeweilige Adresssignal (addra) deaktiviert ist und der zweite Decoder (7b) der Decoder (7a, 7b, 7c, 7N) durch das jeweilige Adresssignal (addrb) aktiviert ist, mit einem gemeinsamen Knoten (9) verbunden werden, so dass eine elektrische Ladung von der wenigstens einen Auswahlleitung (5a), welcher der erste Decoder (7a) zugewiesen ist, auf die wenigstens eine Auswahlleitung (5b), welcher der zweite Decoder (7b) zugewiesen ist, übertragen werden kann, bevor der Ausgang (8a) des ersten Decoders (7a) mit einer Referenzspannung (RV) verbunden wird und der Ausgang (8b) des zweiten Decoders (7b) mit einer Versorgungsspannung (SV) verbunden wird.

公开(公告)号：DE102015105565B4

公开(公告)日：2019-06-19

申请号：DE102015105565

申请日：2015-04-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CURATOLO GIACOMO ,  CASTRO LEONARDO

IPC: G11C7/06 ,  G05F3/26 ,  G11C7/02

Abstract: Schaltung, umfassend:eine Schaltungskomponente, die konfiguriert ist, von einem ersten Zustand in einen zweiten Zustand zu schalten, und einen Knoten umfasst, dessen Potenzial sich um eine vorbestimmte Spannung ändert, wenn die Schaltungskomponente vom ersten Zustand in den zweiten Zustand schaltet;eine Leitung, die mit dem Knoten gekoppelt ist, wobei das Schalten der Schaltungskomponente vom ersten Zustand in den zweiten Zustand eine vorbestimmte Ladung von der Leitung zieht oder in die Leitung injiziert;einen Kondensator, der mit der Leitung gekoppelt ist; undeine Kompensationsschaltung, die konfiguriert ist, ein vorbestimmtes Vielfaches der vorbestimmten Spannung zu erzeugen und die Ladung auszugleichen, die von der Leitung gezogen oder in die Leitung injiziert wird, indem sie den Kondensator mit dem Vielfachen der vorbestimmten Spannung ansteuert,wobei der Kondensator so dimensioniert ist, dass er die Ladung ausgleicht, die von der Leitung gezogen oder in diese injiziert wird, wenn er mit dem Vielfachen der vorbestimmten Spannung angesteuert wird.

公开(公告)号：DE102013014393A8

公开(公告)日：2014-07-03

申请号：DE102013014393

申请日：2013-08-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KERN THOMAS ,  OTTERSTEDT JAN ,  PAPARISTO EDVIN ,  JEFREMOW MIHAIL ,  ALLERS WOLF ,  CASTRO LEONARDO

IPC: G11C5/14

公开(公告)号：DE102013014393B4

公开(公告)日：2017-07-06

申请号：DE102013014393

申请日：2013-08-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KERN THOMAS ,  OTTERSTEDT JAN ,  PAPARISTO EDVIN ,  JEFREMOW MIHAIL ,  ALLERS WOLF ,  CASTRO LEONARDO

IPC: G11C5/14

Abstract: System zum Bereitstellen eines Spannungsversorgungsschutzes in einer Speichervorrichtung (1), mit: einem Speicher-Array mit einer Vielzahl von Speicherzellen, die in einer Vielzahl von Speicherzellengruppen (2, 3) angeordnet sind, einer Vielzahl von Strombegrenzungselementen, wobei jede Speicherzellengruppe (2, 3) mit wenigstens einem Strombegrenzungselement verknüpft ist, mindestens einer Überwachungsvorrichtung (32, 33), die einen Parameter überwacht, der einen Defekt in einer der Speicherzellengruppen (2, 3) anzeigt, und einer Steuerlogik (50), die dafür eingerichtet ist, Signale von der Überwachungsvorrichtung (32, 33) zu empfangen und die Strombegrenzungselemente so zu steuern, dass eine defekte Speicherzellengruppe (2, 3) von einer Spannungsversorgung (10) getrennt wird.

公开(公告)号：DE102015105565A1

公开(公告)日：2016-10-13

申请号：DE102015105565

申请日：2015-04-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CURATOLO GIACOMO ,  CASTRO LEONARDO

IPC: G11C7/06

Abstract: Gemäß einer Ausführungsform wird eine Schaltung beschrieben, die eine Schaltungskomponente umfasst, die konfiguriert ist, von einem ersten Zustand in einen zweiten Zustand zu schalten, umfassend einen Knoten, dessen Potenzial sich um eine vorbestimmte Spannung ändert, wenn die Schaltungskomponente vom ersten Zustand in den zweiten Zustand schaltet, eine Leitung, die mit dem Knoten gekoppelt ist, wobei das Schalten der Schaltungskomponente vom ersten Zustand in den zweiten Zustand eine vorbestimmte Ladung von der Leitung zieht oder in die Leitung injiziert, einen Kondensator, der mit der Leitung gekoppelt ist, und eine Kompensationsschaltung, die konfiguriert ist, ein vorbestimmtes Vielfaches der vorbestimmten Spannung zu erzeugen und die Ladung auszugleichen die von der Leitung gezogen oder in die Leitung injiziert wurde, indem sie den Kondensator mit dem Vielfachen der vorbestimmten Spannung ansteuert.

公开(公告)号：DE102013011989A1

公开(公告)日：2014-02-27

申请号：DE102013011989

申请日：2013-07-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CASTRO LEONARDO ,  JEFREMOW MIHAIL ,  OTTERSTEDT JAN ,  PAPARISTO EDVIN ,  PETERS CHRISTIAN ,  ALLERS WOLF

IPC: G11C16/14

Abstract: Ausführungsformen beziehen sich auf Systeme und Verfahren, die einen Schritt des Umschaltens bzw. Wechselns zwischen zwei oder mehr Löschoperationen und/oder zwei oder mehr Schreiboperationen für das Löschen von wenigstens einer Speicherzelle eines nichtflüchtigen Speichers und/oder das Schreiben in wenigstens eine Speicherzelle eines nichtflüchtigen Speichers umfassen, wodurch es ermöglicht wird, dass eine am besten geeignete Lösch- und/oder Schreiboperation für eine bestimmte Lösch- und/oder Schreiboperation in dem Speicher ausgewählt werden kann.