公开(公告)号：DE50309878D1

公开(公告)日：2008-07-03

申请号：DE50309878

申请日：2003-11-25

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HATSCH JOEL ,  KAMP WINFRIED ,  KOEPPE SIEGMAR ,  KUENEMUND THOMAS ,  SOELDNER HEINZ ,  D ARGOUGES MICHEL

IPC: G11C15/04 ,  G06F7/02

公开(公告)号：DE102010024622A1

公开(公告)日：2011-12-22

申请号：DE102010024622

申请日：2010-06-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： D ARGOUGES MICHEL ,  HATSCH JOEL ,  HUBER PETER ,  KAMP WINFRIED ,  KOEPPE SIEGMAR ,  KUENEMUND THOMAS

IPC: H04L9/10 ,  G06F12/14 ,  G06F21/72 ,  H04L9/26

Abstract: Halbleiterbaustein aufweisend eine Identifikationsschaltung 100, wobei die Identifikationsschaltung 100 ferner eine Speicherzelle 10, aufweisend einen ersten Transistor mit einem ersten Wert einer Schalt-Charakteristik und einen zweiten Transistor mit einem zweiten Wert der Schalt-Charakteristik, wobei die Speicherzelle 10 derart ausgebildet ist, dass ein speicherzellenindividuelles Identifikationsbit in Abhängigkeit der fertigungsbedingten Unterschiede der ersten Schalt-Charakteristik des ersten Transistors und der zweiten Schalt-Charakteristik des zweiten Transistor erzeugt werden kann sowie eine Ansteuerschaltung 20, 20' für die Speicherzelle 10, wobei die Ansteuerschaltung 20, 20' eingerichtet ist, um ein oberes Versorgungspotential VDD und ein unteres Versorgungspotential VSS des Halbleiterbausteins unabhängig voneinander mit der Speicherzelle 10 zu verbinden oder zu trennen, aufweist.

公开(公告)号：DE102010024622B4

公开(公告)日：2012-12-13

申请号：DE102010024622

申请日：2010-06-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： D ARGOUGES MICHEL ,  HATSCH JOEL ,  HUBER PETER ,  KAMP WINFRIED ,  KOEPPE SIEGMAR ,  KUENEMUND THOMAS

IPC: H04L9/10 ,  G06F12/14 ,  G06F21/72 ,  H04L9/26

Abstract: Halbleiterbaustein aufweisend eine Identifikationsschaltung (100), wobei die Identifikationsschaltung (100) ferner aufweist, – eine Speicherzelle (10), aufweisend einen ersten Transistor mit einem ersten Wert einer Schalt-Charakteristik und einen zweiten Transistor mit einem zweiten Wert der Schalt-Charakteristik, wobei die Speicherzelle (10) derart ausgebildet ist, dass ein speicherzellenindividuelles Identifikationsbit in Abhängigkeit der fertigungsbedingten Unterschiede der ersten Schalt-Charakteristik des ersten Transistors und der zweiten Schalt-Charakteristik des zweiten Transistor erzeugt werden kann, – eine Ansteuerschaltung (20, 20') für die Speicherzelle (10), wobei die Ansteuerschaltung (20, 20') eingerichtet ist, um ein oberes Versorgungspotential (VDD) und ein unteres Versorgungspotential (VSS) des Halbleiterbaust(10) zu verbinden oder zu trennen.