公开(公告)号：DE102005007580B4

公开(公告)日：2015-10-29

申请号：DE102005007580

申请日：2005-02-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OSTENDORF HANS-CHRISTOPH ,  OHLHOFF CARSTEN ,  GOLLMER STEFAN

IPC: G01R31/319 ,  G11C29/56

Abstract: Testvorrichtung zum Testen einer zu testenden Schaltungseinheit (101), welche Schaltungsuntereinheiten (102a–102n) aufweist, mit: a) einem Testsystem (200) zur Ausgabe von Testsignalen (201) zu der zu testenden Schaltungseinheit (101) und zum Auswerten von Antwortsignalen (202), die aus der zu testenden Schaltungseinheit (101) in Abhängigkeit von den dieser zugeführten Testsignalen (201) ausgegeben werden; b) einem Testerkanal (203) zum Anschließen der zu testenden Schaltungseinheit (101) an das Testsystem (200); und c) einer in der zu testenden Schaltungseinheit (101) angeordneten Verbindungseinheit (104) zum Verbinden des Testerkanals (203) mit den Schaltungsuntereinheiten (102a–102n) der zu testenden Schaltungseinheit (101), wobei mindestens eine erste Schaltungsuntereinheit (102a) ferner aufweist: d) eine erste Kompressions/Dekompressionseinheit (106a) zum Beschreiben der ersten Schaltungsuntereinheit (102a) in einem Dekompressionsmodus derart, dass die erste Schaltungsuntereinheit (102a) die Testsignale (201) erhält; dadurch gekennzeichnet, dass e) die der ersten Schaltungsuntereinheit (102a) der zu testenden Schaltungseinheit (101) von dem Testsystem (200) zugeführten Testsignale (201) in der ersten Kompressions/Dekompressionseinheit (106a) dekomprimiert werden; f) die erste Schaltungsuntereinheit (102a) in einen unkomprimierten Modus umschaltbar ist; g) mindestens eine zweite Schaltungsuntereinheit (102b) mit den dekomprimierten Testsignalen (201) aus der ersten Schaltungsuntereinheit (102a) beschrieben wird; h) Antwortsignale (202) aus der mindestens einen zweiten Schaltungsuntereinheit (102b) in die erste Schaltungsuntereinheit (102a) invertiert rückgeschrieben werden; und i) ein Kompressionsmodus durch die erste Kompressions/Dekompressionseinheit (106a) zum Auslesen der Antwortdaten (202) aus der ersten Schaltungsuntereinheit (102a) und zum Zuführen als Gesamt-Antwortdaten zu dem Testsystem (200) derart bereitgestellt wird, dass die aus der ersten Schaltungsuntereinheit (102a) der zu testenden Schaltungseinheit (101) ausgegebenen und dem Testsystem (200) zugefuhrten Antwortsignale (202) in der ersten Kompressions/Dekompressionseinheit (106a) komprimiert werden.

公开(公告)号：DE102005051814A1

公开(公告)日：2007-05-03

申请号：DE102005051814

申请日：2005-10-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHETREANU CHRISTIAN ,  LEBER AMIR ,  MAYR ROMAN ,  GOLLMER STEFAN

IPC: G11C29/56 ,  G01R31/3193

Abstract: The electronic test apparatus (100) has a clock signal generator (301) and a driver (602) has several subunits (302a-302k) each generating a phase-shifted driver signal in response to the clock signal. The phase-shifted driver signals (304a-304k) are processed and actual data being output by a circuit unit is compared with desired data generated in a processor (201). The processor is connected to the circuit unit and transmits the phase-shifted driver signals, the desired data, and the actual data between the processor and the circuit unit. An independent claim is included for a method for testing a circuit unit.

公开(公告)号：DE102005007580A1

公开(公告)日：2006-08-31

申请号：DE102005007580

申请日：2005-02-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OSTENDORF HANS-CHRISTOPH ,  OHLHOFF CARSTEN ,  GOLLMER STEFAN

IPC: G01R31/319 ,  G11C29/56

Abstract: The device has a testing system for inputting test signals to an integrated circuit unit and evaluating response signals that are output by the unit based on input test signals. A tester circuit connects the unit to the system, and a connecting unit (104) arranged in the unit connects the circuit to circuit subunits. One of the subunits has a compression/decompression unit to exchange test and response signals between the subunits. An independent claim is also included for a method of testing an integrated circuit unit.

公开(公告)号：DE102004054874A1

公开(公告)日：2006-05-24

申请号：DE102004054874

申请日：2004-11-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OHLHOFF CARSTEN ,  OSTENDORF CHRISTOPH ,  GOLLMER STEFAN

IPC: G11C29/24

Abstract: An electronic circuit arrangement has a volatile memory unit (100), a non-volatile memory unit (200) and a connection device (300). The volatile memory unit (100) and the non-volatile memory unit (200) are designed as a single electronic module in which repair information concerning the volatile memory unit (100) is stored in the non-volatile memory unit (200). The volatile memory unit (100) is specifically a dynamic write-read store (DRAM).