公开(公告)号：DE102016101433A1

公开(公告)日：2017-07-27

申请号：DE102016101433

申请日：2016-01-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  MACHEINER STEFAN ,  GREWE MATTHIAS

IPC: H01L25/07 ,  H01L23/488 ,  H02M7/5387

Abstract: Ein Halbleitergehäuse umfasst einen elektrisch leitfähigen Träger mit einer Montageoberfläche, eine erste Halbleiterleistungsvorrichtung der ersten Ebene, die eine erste Lastelektrode aufweist, die über der Montageoberfläche des elektrisch leitfähigen Trägers montiert ist und die eine zweite Lastelektrode, entgegengesetzt zur ersten Elektrode, aufweist. Das Gehäuse umfasst ferner eine zweite Halbleiterleistungsvorrichtung der ersten Ebene, die eine erste Lastelektrode aufweist, die über der Montageoberfläche des elektrisch leitfähigen Trägers montiert ist und eine zweite Lastelektrode, entgegengesetzt zur ersten Elektrode, aufweist. Eine erste Verbindungsklemme weist eine erste Oberfläche auf, die mit der zweiten Lastelektrode der ersten Halbleitervorrichtung der ersten Ebene verbunden ist und weist eine Montageoberfläche, entgegengesetzt zur ersten Oberfläche auf. Eine zweite Verbindungsklemme weist eine erste Oberfläche auf, die mit der zweiten Lastelektrode der zweiten Halbleiterleistungsvorrichtung der ersten Ebene verbunden ist und weist eine Montageoberfläche, entgegengesetzt zur ersten Oberfläche, auf. Das Gehäuse umfasst eine erste Halbleiterleistungsvorrichtung der zweiten Ebene, die eine erste Lastelektrode aufweist, die über der Montageoberfläche des ersten Verbindungselements montiert ist und weist eine zweite Lastelektrode, entgegengesetzt zur ersten Elektrode, auf, und umfasst eine zweite Halbleiterleistungsvorrichtung der zweiten Ebene, die eine erste Lastelektrode aufweist, die über der Montageoberfläche des zweiten Verbindungselements montiert ist und weist eine zweite Lastelektrode, entgegengesetzt zur ersten Elektrode, auf.

公开(公告)号：DE10232178B3

公开(公告)日：2004-02-26

申请号：DE10232178

申请日：2002-07-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ROHLEDER MARKUS ,  WELLER JOERG ,  MAYER PETER ,  GREWE MATTHIAS

IPC: G11C29/02 ,  G11C29/20 ,  G01R31/3187 ,  G11C29/00

Abstract: The checking device has a memory device (FF) with a number of memory elements (FF0-FF3) respectively storing the values of address signals supplied by the address generator (AGen) to the lines (B0-B3) of an address bus (A0-A3) of the IC, the stored values delivered to at least one terminal position (pd) of the IC via a controlled switch (T). An Independent claim for a checking method for an address generator forming part of a testing device within an IC is also included.

公开(公告)号：DE10211136C1

公开(公告)日：2003-07-24

申请号：DE10211136

申请日：2002-03-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAYER PETER ,  DIETRICH STEFAN ,  RETTENBERGER ARMIN ,  GREWE MATTHIAS

IPC: G11C29/14 ,  G11C29/00

Abstract: The test method has an information written into the memory cell device (M1,M2) of the electronic module (B) at a first clock frequency and read out from the memory cell device at a second clock frequency, with re-write-in of a reflected information obtained at a reflection point (R) using the second clock frequency and read out of the information at the first clock frequency. An Independent claim for a test device for an electronic module is also included.