公开(公告)号：DE102018103849B4

公开(公告)日：2022-09-01

申请号：DE102018103849

申请日：2018-02-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS

IPC: H01L29/78 ,  H01L29/161

Abstract: Halbleiterbauelement, aufweisend:eine Grabenstruktur (150), die sich von einer ersten Oberfläche (101) aus in einen Halbleiterkörper (100) aus Siliziumcarbid erstreckt, wobei innerhalb der Grabenstruktur (150) eine Elektrode (157) und zwischen der Elektrode (157) und der ersten Oberfläche (101) eine Gateelektrode (155) ausgebildet sind;ein Abschirmgebiet (140), das an die Elektrode (157) angrenzt und einen ersten pn-Übergang (pn1) mit einer im Halbleiterkörper (100) ausgebildeten Driftstruktur (130) ausbildet; undeinen zwischen der Driftstruktur (130) und einer ersten Kontaktstruktur (315) ausgebildeten Schottky-Kontakt (SC).

公开(公告)号：DE102013114842B4

公开(公告)日：2021-11-11

申请号：DE102013114842

申请日：2013-12-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  HIRLER FRANZ ,  KAMPEN CHRISTIAN

IPC: H01L29/40 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: Halbleitervorrichtung mit einem Transistor, der in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110) ausgebildet ist, wobei der Transistor aufweist:einen Kanalbereich (230), der mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert ist,einen Sourcebereich (210), der mit Dotierstoffen eines zweiten Leitfähigkeitstyps, der vom ersten Leitfähigkeitstyp verschieden ist, dotiert ist,einen Drainbereich (220), der mit Dotierstoffen des zweiten Leitfähigkeitstyps dotiert ist,einen Drainausdehnungsbereich (240) undeine Gateelektrode (250), benachbart zu dem Kanalbereich (230),wobei der Kanalbereich (230) in einem ersten Teil (120) eines Kammes (115) angeordnet ist, der Drainausdehnungsbereich (240) in einem zweiten Teil (130) des Kammes (115) angeordnet ist, der Drainausdehnungsbereich (240) einen Kernteil (242), der mit dem ersten Leitfähigkeitstyp dotiert ist, und weiterhin einen Abdeckteil (244), der mit dem zweiten Leitfähigkeitstyp dotiert ist, aufweist und der Abdeckteil (244) benachbart zu wenigstens einer oder zwei Seitenwänden (117) des zweiten Teiles (130) des Kammes (115) ist, und wobei der Sourcebereich (210) in einem dritten Teil (135) des Kammes (115) direkt angrenzend an den Kanalbereich (230) angeordnet ist.

公开(公告)号：DE102013112887B4

公开(公告)日：2020-07-09

申请号：DE102013112887

申请日：2013-11-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHLÖSSER TILL ,  MEISER ANDREAS

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/088 ,  H01L29/06

Abstract: Halbleitervorrichtung, umfassend:ein Halbleitersubstrat (150) mit einer Vielzahl von Stegen (125) sowie zwischen den Stegen (125) angeordneten Driftzonengräben, wobeidie Stege jeweils erste Bereiche (120) eines ersten Leitfähigkeitstyps sowie Bodybereiche (220) des ersten Leitfähigkeitstyps enthalten, die jeweils auf einer Seite des ersten Bereichs (120), die einer ersten Oberfläche (110) des Halbleitersubstrats (150) zugewandt ist, angrenzend an den ersten Bereich angeordnet sind und mit diesem überlappen, undin einem unterem Teil der Driftzonengräben auf beiden Seiten der Stege jeweils ein Halbleitermaterial (425) eines vom ersten Leitfähigkeitstyp verschiedenen zweiten Leitfähigkeitstyps unter Ausbildung von Driftzonengebieten angeordnet ist, so dass die ersten Bereiche (120) und die Driftzonengebiete (260) alternierend angeordnet sind und eine Superjunction-Struktur ausbilden, undim oberen Teil der Driftzonengräben jeweils eine Gateelektrode (215) angeordnet ist.

公开(公告)号：DE102018112866B4

公开(公告)日：2020-07-02

申请号：DE102018112866

申请日：2018-05-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  SCHLÖSSER TILL ,  KOZLOWSKI GRZEGORZ

IPC: H01L27/08 ,  G05F1/56 ,  H01L21/762 ,  H01L27/06 ,  H02M3/00 ,  H02M7/44

Abstract: Halbleitervorrichtung (100), die aufweist:ein Halbleitersubstrat (102) von einem ersten Leitfähigkeitstyp;eine Halbleiterschicht (104) von einem zweiten Leitfähigkeitstyp auf dem Halbleitersubstrat (102), wobei der zweite Leitfähigkeitstyp verschieden ist vom ersten Leitfähigkeitstyp;eine Isolationsstruktur (106), die einen ersten Bereich (1041) der Halbleiterschicht (104) von einem zweiten Bereich (1042) der Halbleiterschicht (104) elektrisch isoliert;eine Flachgrabenisolationsstruktur (108), die sich von einer Oberfläche (110) der Halbleiterschicht (104) in den ersten Bereich (1041) der Halbleiterschicht (104) vertikal erstreckt; undeinen elektrischen Widerstand (112) auf der Flachgrabenisolationsstruktur (108), wobeidie Isolationsstruktur (106) eine Graben-Isolationsstruktur (1062) ist, die sich von der Oberfläche (110) der Halbleiterschicht (104) durch die Halbleiterschicht (104) in das Halbleitersubstrat (102) erstreckt, wobei die Graben-Isolationsstruktur (1062) eine Isolationsschicht (116) und eine leitende Füllung (118) aufweist;die Isolationsschicht (116) die leitende Füllung (118) und die Halbleiterschicht (104) elektrisch isoliert; unddie leitende Füllung (118) und das Halbleitersubstrat (102) an einem Boden (120) der Graben-Isolationsstruktur (1062) elektrisch verbunden sind, und die leitende Füllung (118) sich vom Boden (120) der Graben-Isolationsstruktur (1062) bis zur Oberfläche (110) der Halbleiterschicht (104) in einer vertikalen Richtung (y) erstreckt.

公开(公告)号：DE102018130737A1

公开(公告)日：2020-06-04

申请号：DE102018130737

申请日：2018-12-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  RUPP ROLAND ,  MAUDER ANTON ,  LEENDERTZ CASPAR

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/739

Abstract: Eine Ausführungsform einer Halbleitervorrichtung (100) enthält einen Siliziumcarbid-Halbleiterkörper (104), der ein Sourcegebiet (101) eines ersten Leitfähigkeitstyps, ein Bodygebiet (105) eines zweiten Leitfähigkeitstyps, Abschirmgebiete (112) des zweiten Leitfähigkeitstyps und Kompensationsgebiete (114) des zweiten Leitfähigkeitstyps aufweist. Grabenstrukturen (102) erstrecken sich von einer ersten Oberfläche (103) entlang einer vertikalen Richtung (y) in den Siliziumcarbid-Halbleiterkörper (104). Jede der Grabenstrukturen (102) weist eine Hilfselektrode (106) an einem Boden (108) der Grabenstruktur (102) und eine Gateelektrode (110) zwischen der Hilfselektrode (106) und der ersten Oberfläche (103) auf. Die Hilfselektrode (106) ist von der Gateelektrode (110) elektrisch isoliert. An die Hilfselektrode (106) jeder der Grabenstrukturen (102) grenzt am Boden (108) der Grabenstruktur (102) zumindest eines der Abschirmgebiete (112) an. An jedes der Abschirmgebiete (112) grenzt am Boden des Abschirmgebiets (112) zumindest eines der Kompensationsgebiete (114) an.

公开(公告)号：DE102018103836A1

公开(公告)日：2019-08-22

申请号：DE102018103836

申请日：2018-02-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  RUPP ROLAND

IPC: H01L29/78 ,  H01L21/336

Abstract: Ein Halbleiterbauelement (500) weist einen mit Siliziumcarbid gebildeten Halbleiterkörper (100) mit einem Sourcegebiet (110), einem Stromverteilungsgebiet (137) und einem Bodygebiet (120) auf. Das Bodygebiet (120) ist entlang einer horizontalen ersten Richtung (191) zwischen dem Sourcegebiet (110) und dem Stromverteilungsgebiet (137) angeordnet und bildet einen ersten pn Übergang (pnl) mit dem Stromverteilungsgebiet (137) und einen zweiten pn Übergang (pn2) mit dem Sourcegebiet (110). Eine Gatestruktur (150) erstreckt sich von einer ersten Oberfläche (101) des Halbleiterkörpers (100) aus in das Bodygebiete (120). Zwischen dem Bodygebiet (120) und einer der ersten Oberfläche (101) gegenüberliegenden zweiten Oberfläche (102) des Halbleiterkörpers (100) ist eine Ladungskompensationsstruktur (180) ausgebildet.

公开(公告)号：DE102018111326B3

公开(公告)日：2019-07-04

申请号：DE102018111326

申请日：2018-05-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  SCHLÖSSER TILL

IPC: H01L21/336 ,  H01L21/223 ,  H01L21/265 ,  H01L29/15

Abstract: Die Offenbarung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements. Das Verfahren umfasst ein Bereitstellen eines Halbleiterkörpers (102), der erste Dotierstoffe von einem ersten Leitfähigkeitstyp und zweite Dotierstoffe von einem zweiten Leitfähigkeitstyp aufweist. Das Verfahren umfasst zudem ein Ausbilden eines ersten Grabens (104) in dem Halbleiterkörper (102) mittels einer ersten Maske (110) sowie ein Füllen des ersten Grabens (104) mit einem Halbleiterfüllmaterial (108). Das Verfahren umfasst des Weiteren ein Ausbilden einer Superjunction-Struktur (128) durch Einbringen eines Teils der ersten Dotierstoffe aus einem Bereich des Halbleiterkörpers (102) in das Halbleiterfüllmaterial (108), ein Ausbilden eines zweiten Grabens (132) in dem Halbleiterkörper (102) mittels einer zweiten Maske (112), die selbstjustiert zur ersten Maske (110) ausgebildet wird, sowie ein Ausbilden einer Grabenstruktur (136) im zweiten Graben (132).

公开(公告)号：DE102014019923B3

公开(公告)日：2019-05-16

申请号：DE102014019923

申请日：2014-12-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HIRLER FRANZ ,  MAUDER ANTON ,  MEISER ANDREAS ,  SCHULZE HANS-JOACHIM ,  WEBER HANS ,  ZUNDEL MARKUS

IPC: H01L21/31 ,  H01L21/265 ,  H01L21/316 ,  H01L21/331 ,  H01L21/336

Abstract: Ein Verfahren (100) zum Bilden eines Halbleiterbauelements, das Verfahren umfassend:Ausführen einer anodischen Oxidation (110) einer Oberflächenregion eines Halbleitersubstrats, um eine Oxidschicht an einer Oberfläche des Halbleitersubstrats durch Erzeugen eines anziehenden elektrischen Feldes zwischen dem Halbleitersubstrat und einer externen Elektrode innerhalb eines Elektrolyten zu bilden, um oxidierende Ionen des Elektrolyten anzuziehen, was eine Oxidation der Oberflächenregion des Halbleitersubstrats verursacht;Reduzieren (120) einer Anzahl von verbleibenden, oxidierenden Ionen innerhalb der Oxidschicht, während sich das Halbleitersubstrat innerhalb eines Elektrolyten befindet; undAustauschen des Elektrolyten, der zum Ausführen der anodischen Oxidation verwendet wird, gegen einen Elektrolyten, der weniger oder keine oxidierenden Ionen aufweist, um die Anzahl von verbleibenden, oxidierenden Ionen innerhalb der oxidierten Oberflächenregion zu reduzieren.

公开(公告)号：DE102014107295B4

公开(公告)日：2018-07-05

申请号：DE102014107295

申请日：2014-05-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  SCHLÖSSER TILL ,  HIRLER FRANZ

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/088 ,  H01L29/167

Abstract: Halbleitervorrichtung (200) in einem Halbleitersubstrat (100), umfassend:einen Sourcebereich (210), einen Drainbereich (220), eine Gateelektrode (230), einen Bodybereich (240), der zwischen dem Sourcebereich (210) und dem Drainbereich (220) angeordnet ist, und einen Drainausdehnungsbereich (280), der zwischen dem Bodybereich (240) und dem Drainbereich (220) angeordnet ist, wobeider Sourcebereich (210) benachbart zu einer ersten Hauptoberfläche (110) des Halbleitersubstrats (100) vorgesehen ist,der Drainbereich (220) benachbart zu einer zweiten Hauptoberfläche (120) des Halbleitersubstrats (100) angeordnet ist,der Bodybereich (240) sich in einer Richtung erstreckt, die die erste Hauptoberfläche (110) schneidet,der Sourcebereich (210) und der Drainbereich (220) mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert sind, und der Bodybereich (240) mit Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert ist, und der Drainausdehnungsbereich (280) mit Dotierstoffen des ersten Leitfähigkeitstyps dotiert ist,die Gateelektrode (230) benachbart zu wenigstens zwei Seiten des Bodybereiches (240) vorgesehen ist, die Gateelektrode (230) in Trenches vorgesehen ist, die sich in das Halbleitersubstrat (100) an der ersten Hauptoberfläche (110) erstrecken, wobei ein Abstand d zwischen benachbarten Trenches der Breite des Bodybereiches (240) entspricht und die folgende Beziehung erfüllt: d

公开(公告)号：DE102014114836B4

公开(公告)日：2018-05-09

申请号：DE102014114836

申请日：2014-10-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  SCHLÖSSER TILL ,  HIRLER FRANZ

IPC: H01L29/78 ,  H01L27/088

Abstract: Halbleitervorrichtung mit einem Transistor (200) in einem Halbleitersubstrat (100), das eine Hauptoberfläche (110) umfasst, wobei der Transistor (200) aufweist:einen Sourcebereich (201) von einem ersten Leitfähigkeitstyp und angrenzend an die Hauptoberfläche (110),einen Drainbereich (205) vom ersten Leitfähigkeitstyp und angrenzend an die Hauptoberfläche (110),einen Kanalbereich (220) von einem zweiten Leitfähigkeitstyp, undeine Gateelektrode (210), wobei der Sourcebereich (201) und der Drainbereich (205) längs einer ersten Richtung, die parallel zur Hauptoberfläche (110) ist, angeordnet sind, der Kanalbereich (220) zwischen dem Sourcebereich (201) und dem Drainbereich (205) gelegen ist, der Kanalbereich (220) eine Form eines Kammes hat, der sich längs der ersten Richtung erstreckt, der Kamm ein Oberseite (220c) und erste und zweite Seitenwände (220b, 220a) umfasst, die Gateelektrode (210) an der ersten Seitenwand (220b) des Kanalbereiches (220) angeordnet ist und die Gateelektrode (210) an der zweiten Seitenwand (220a) des Kanalbereiches (220) nicht vorhanden ist.