HALBLEITERCHIP, VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERCHIPS, BAUELEMENT UND VERFAHREN ZUR HERSTELLUNG EINES BAUELEMENTS

    公开(公告)号:DE102013202355A1

    公开(公告)日:2013-08-14

    申请号:DE102013202355

    申请日:2013-02-13

    Abstract: Ausführungsformen der vorliegenden Erfindung betreffen einen Halbleiterchip, der mehrere Kontaktstellen umfasst, die in einem Randbereich auf einer Oberfläche des Halbleiterchips angeordnet sind. In einem Halbleiterbereich des Halbleiterchips ist für jede Kontaktstelle der mehreren Kontaktstellen eine zugeordnete Kontaktstellenzelle bereitgestellt, die einen Treiber und/oder einen Empfänger umfasst, und dafür konfiguriert ist, an ihrer zugeordneten Kontaktstelle Ausgangssignale anzusteuern oder Eingangssignale zu empfangen, wenn der Treiber oder Empfänger mit der Kontaktstelle verbunden wird. Zusätzlich ist für eine Kontaktstelle, die als eine Versorgungskontaktstelle verwendet wird, der Treiber oder Empfänger der zugeordneten Kontaktstellenzelle nicht mit der Kontaktstelle oder irgendeiner anderen Kontaktstelle verbunden, um dort Ausgangssignale anzusteuern oder Eingangssignale zu empfangen.

    3.
    发明专利
    未知

    公开(公告)号:DE102009032848A1

    公开(公告)日:2010-02-25

    申请号:DE102009032848

    申请日:2009-07-13

    Abstract: One or more embodiments of the invention relate to an integrated circuit including a first power supply domain and at least a second power supply domain. Furthermore, the integrated circuit includes a radio frequency element connected between the first power supply domain and the second power supply domain.

    HALBLEITERCHIP, VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERCHIPS, BAUELEMENT UND VERFAHREN ZUR HERSTELLUNG EINES BAUELEMENTS

    公开(公告)号:DE102013202355B4

    公开(公告)日:2020-09-10

    申请号:DE102013202355

    申请日:2013-02-13

    Abstract: Halbleiterchip (100), der Folgendes umfasst:mehrere Kontaktstellen (101a - 101h), die in einem Randbereich (103) auf einer Oberfläche (105) des Halbleiterchips (100) angeordnet sind;wobei für jede Kontaktstelle der mehreren Kontaktstellen (101a - 101h) eine zugeordnete Kontaktstellenzelle (109a - 109h) in einem Halbleiterbereich (107) des Halbleiterchips (100) in einer Projektion in einer Chipstapelrichtung zumindest teilweise unter dieser Kontaktstelle (101a - 101h) bereitgestellt ist, wobei die Kontaktstellenzelle (109a - 109h) einen Treiber und einen Empfänger umfasst, der dafür konfiguriert ist, an seiner zugeordneten Kontaktstelle (101a - 101h) Ausgangssignale anzusteuern oder Eingangssignale zu empfangen, sofern der Treiber oder der Empfänger mit der Kontaktstelle (101a - 101h) verbunden ist; undwobei für eine Kontaktstelle (101a, 101c, 101d), die als eine Versorgungskontaktstelle verwendet wird, der Treiber und der Empfänger ihrer zugeordneten Kontaktstellenzelle (109a - 109h) nicht mit der Kontaktstelle (101a, 101c, 101d) oder irgendeiner anderen Kontaktstelle (101a - 101h) verbunden ist, um dort Ausgangssignale anzusteuern oder Eingangssignale zu empfangen.

    Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung

    公开(公告)号:DE102009032848B4

    公开(公告)日:2019-12-12

    申请号:DE102009032848

    申请日:2009-07-13

    Abstract: Integrierte Schaltung (10), die folgende Merkmale umfasst:einen ersten Leistungsversorgungsbereich (12);zumindest einen zweiten Leistungsversorgungsbereich (14),wobei die Leistungsversorgungsbereiche jeweils zwei Abschnitte aufweisen, die zum Anlegen einer Versorgungsspannung dazwischen konfiguriert sind; undein HF-Entkopplungselement (15), mit einer hohen Hochfrequenzsignalimpedanz und einer niedrigen Gleichstromimpedanz, das zwischen den ersten Leistungsversorgungsbereich (12) und den zweiten Leistungsversorgungsbereich (14) geschaltet ist und den ersten Leistungsversorgungsbereich (12) und den zweiten Leistungsversorgungsbereich (14) in der integrierten Schaltung (10) elektrisch direkt miteinander verbindet,wobei das HF-Entkopplungselement (15) durch Leitungsabschnitte gebildet ist, die teilweise in einer mäanderartigen oder spiralartigen Struktur angeordnet sind.

    System und Verfahren zur Taktverteilung für integrierte Schaltungen

    公开(公告)号:DE102016110627A1

    公开(公告)日:2016-12-15

    申请号:DE102016110627

    申请日:2016-06-09

    Abstract: Eine Ausführungsform eines Taktverteilersystems für integrierte Schaltungen (ICs) umfasst ein erstes IC. Das erste IC umfasst eine Taktsynchronisiererschaltung und eine Takterzeugungsschaltung. Die Taktsynchronisiererschaltung umfasst einen ersten Eingang, der mit einem ersten Takttransferpfad gekoppelt ist, der eine replizierte Verzögerung eines Teils eines ersten Signalpfads umfasst, der in einem externen IC enthalten ist. Die Taktsynchronisiererschaltung umfasst außerdem einen zweiten Eingang, der mit einem zweiten Takttransferpfad gekoppelt ist. Die Takterzeugungsschaltung umfasst außerdem einen Eingang, der mit einem Ausgang eines Referenzoszillators und/oder der Taktsynchronisiererschaltung gekoppelt ist. Verzögerung des zweiten Takttransferpfads umfasst Verzögerung des ersten Signalpfads.

Patent Agency Ranking