公开(公告)号：WO2005015249A3

公开(公告)日：2005-03-31

申请号：PCT/DE2004001493

申请日：2004-07-08

Applicant: INFINEON TECHNOLOGIES AG ,  ARNOLD RALF ,  OSSIMITZ PETER

Inventor： ARNOLD RALF ,  OSSIMITZ PETER

IPC: G01R31/3185

CPC classification number: G01R31/318555 ,  G01R31/318566

Abstract: The invention relates to an electronic element comprising an electronic circuit which is to be tested and a comparator circuit. Said comparator circuit comprises first input terminals, whereby each outlet of the electronic circuit which is to be tested is coupled to a first input terminal, also comprising second input terminals which are used to feed target value signals and at least one outlet terminal. Said comparator circuit is configured in such a way that the actual value signals are compared to the target value signals and the electronic element is configured in such a manner that it processes signals of a 3-value logic. The results of said comparison can be produced on the at least one output terminal of the comparator circuit.

Abstract translation: 一种电子元件具有测试电子电路和比较电路。 所述比较器具有第一输入端子，每个测试电子电路的输出端被耦合到第一输入终端，和用于供给目标值信号的第二输入端子和至少一个输出端。 该比较器被构造为使得其与所述的设定点的信号的实际值的信号进行比较，并且其中所述电子元件被进一步构造成使得其处理一个三值逻辑的信号。 比较的结果可提供给比较器电路的至少一个输出端。

公开(公告)号：DE102004047813A1

公开(公告)日：2006-03-30

申请号：DE102004047813

申请日：2004-09-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OSSIMITZ PETER

IPC: G11C29/24

公开(公告)号：DE102016113093A1

公开(公告)日：2017-01-26

申请号：DE102016113093

申请日：2016-07-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OSSIMITZ PETER ,  BEER GOTTFRIED ,  HOEGERL JÜRGEN ,  MUNDING ANDREAS

IPC: H01L23/50 ,  H01L21/58 ,  H01L21/60 ,  H01L23/488

Abstract: Ein Halbleiterchip enthält einen Halbleiterkörper mit einem aktiven Bauelementgebiet, eine oder mehrere Metallisierungsschichten, von dem Halbleiterkörper isoliert und konfiguriert zum Führen eines oder mehrerer von Masse, Strom und Signalen zu dem aktiven Bauelementgebiet und mehrere Kontaktanschlüsse, in einer äußersten der Metallisierungsschichten ausgebildet oder darauf angeordnet und konfiguriert zum Bereitstellen von externem elektrischem Zugang zum Halbleiterchip. Ein Mindestabstand zwischen benachbarten der Kontaktanschlüsse ist für den Halbleiterchip definiert. Eine oder mehrere Gruppen von benachbarten der Kontaktanschlüsse besitzen eine elektrische oder funktionale Gemeinsamkeit und einen unter dem definierten Mindestabstand liegenden Pitch. Eine einzelne gemeinsame Lötverbindung kann zwei oder mehrere der Kontaktanschlüsse des Halbleiterchips mit einem oder mehreren Kontaktanschlüssen eines Substrats wie etwa einer Leiterplatte, eines Interposers oder eines anderen Halbleiterchips verbinden.

公开(公告)号：DE102004001956B4

公开(公告)日：2007-02-01

申请号：DE102004001956

申请日：2004-01-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OSSIMITZ PETER

IPC: H01L23/50 ,  G01R31/28 ,  H01L21/60 ,  H01L21/66 ,  H01L23/498 ,  H01L23/538 ,  H01L23/58

公开(公告)号：DE102004020187B4

公开(公告)日：2006-07-13

申请号：DE102004020187

申请日：2004-04-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OSSIMITZ PETER

IPC: H01L23/50 ,  G01R1/04 ,  G01R31/28 ,  H01L21/58 ,  H01L21/66 ,  H01L23/498

Abstract: A rewiring substrate strip and a method of producing a rewiring substrate strip is disclosed. In one embodiment, the rewiring substrate strip has several semiconductor component positions for semiconductor components. The semiconductor component positions are arranged in rows and columns. In this arrangement, several semiconductor component positions are combined to form one component group. The semiconductor components of a component group are arranged with respect to one another in such a manner that an individual semiconductor component is rotated by 90° with respect to four adjacent semiconductor components.

公开(公告)号：DE102004020187A1

公开(公告)日：2005-11-17

申请号：DE102004020187

申请日：2004-04-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OSSIMITZ PETER

IPC: G01R1/04 ,  G01R31/28 ,  H01L23/50 ,  H01L23/498 ,  H01L21/58 ,  H01L21/66

Abstract: A rewiring substrate strip and a method of producing a rewiring substrate strip is disclosed. In one embodiment, the rewiring substrate strip has several semiconductor component positions for semiconductor components. The semiconductor component positions are arranged in rows and columns. In this arrangement, several semiconductor component positions are combined to form one component group. The semiconductor components of a component group are arranged with respect to one another in such a manner that an individual semiconductor component is rotated by 90° with respect to four adjacent semiconductor components.

公开(公告)号：DE102014100512B4

公开(公告)日：2021-05-27

申请号：DE102014100512

申请日：2014-01-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OSSIMITZ PETER

IPC: H01L23/50 ,  H01L21/66 ,  H01L21/822 ,  H01L23/12 ,  H01L23/48 ,  H01L23/49

Abstract: Chip-Gehäuse, umfassend:einen Chip (110) mit integriertem Schaltkreis,eine erste Gruppe von Anschlusspads (300) des Chip-Gehäuses (100), welche elektrisch mit dem Chip (110) mit integriertem Schaltkreis verbunden ist,eine zweite Gruppe von Anschlusspads (400) des Chip-Gehäuses (100, 200), welche elektrisch mit dem Chip (110) mit integriertem Schaltkreis verbunden ist, wobei die erste und die zweite Gruppe von Anschlusspads (300; 400) auf einer gemeinsamen Anschlussfläche (120a) des Chip-Gehäuses (100, 200) angeordnet sind und eine Padgröße der Anschlusspads (300) der ersten Gruppe der Anschlusspads größer ist als eine Padgröße der Anschlusspads (400) der zweiten Gruppe von Anschlusspads,wobei die Anschlusspads (300) der ersten Gruppe von Anschlusspads als Versorgungspads konfiguriert sind, welche bei einem Burn-in-Chiptest verwendet werden, undwobei die Anschlusspads (400) der zweiten Gruppe von Anschlusspads als I/O-Pads konfiguriert sind, welche bei einem Chipfunktionstest verwendet werden und wobei beim Chipfunktionstest der Chip (110) über die Anschlusspads (300) der ersten Gruppe von Anschlusspads mit Strom versorgt wird.

公开(公告)号：DE102015101440B4

公开(公告)日：2021-05-06

申请号：DE102015101440

申请日：2015-02-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEER GOTTFRIED ,  OSSIMITZ PETER

IPC: H01L23/50 ,  H01L21/58 ,  H01L23/36 ,  H01L25/04 ,  H01L25/16 ,  H01L25/18

Abstract: Halbleiterbauelement-Package, aufweisend:eine elektronische Komponente (120);eine Verkapselung (110), die eine obere Oberfläche (120a) und seitliche Oberflächen der elektronischen Komponente (120) einbettet, wobei eine untere Oberfläche (120b) der elektronischen Komponente bündig mit einer unteren Oberfläche (110b) der Verkapselung (110) ist und in derselben Ebene liegt;eine in Dünnschichttechnik hergestellte elektrische Umverdrahtungsstruktur (150, 250), die sich entlang einer unteren Oberfläche (120b) der elektronischen Komponente (120) und entlang einer unteren Oberfläche (110b) der Verkapselung (110) erstreckt, wobei die elektronische Komponente an der elektrischen Umverdrahtungsstruktur (150, 250) angebracht ist, die elektrische Umverdrahtungsstruktur (150, 250) dafür ausgelegt ist, die elektronische Komponente elektrisch mit externen Anschlüssen (130) des Halbleiterbauelement-Package (100, 200, 300, 400, 600) zu verbinden, wobei die elektrische Umverdrahtungsstruktur (150, 250) eine erste Hauptfläche (150a), die der elektronischen Komponente (120) zugewandt ist, und eine zweite Hauptfläche (150b) gegenüber der ersten Hauptfläche (150a) aufweist; undeinen ersten Halbleiterchip (140, 140_1), der der zweiten Hauptfläche (150b) der elektrischen Umverdrahtungsstruktur (150, 250) zugewandt und an einer ersten Hauptoberfläche (140a) mit dieser elektrisch und mechanisch verbunden ist, wobei eine zweite Hauptoberfläche (140b) des ersten Halbleiterchips (140, 140_1), die der ersten Hauptoberfläche (140a) gegenüberliegt, mit einer Metallschicht (441) zur Ableitung von Wärme des ersten Halbleiterchips (140, 140_1) zu einer Anwendungsplatine (900) hin versehen ist.

公开(公告)号：DE102013202355B4

公开(公告)日：2020-09-10

申请号：DE102013202355

申请日：2013-02-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OSSIMITZ PETER ,  DAAK MATTHIAS VAN ,  HESIDENZ DIRK

IPC: H01L23/522 ,  G11C5/06 ,  H01L21/58 ,  H01L21/60 ,  H01L23/50

Abstract: Halbleiterchip (100), der Folgendes umfasst:mehrere Kontaktstellen (101a - 101h), die in einem Randbereich (103) auf einer Oberfläche (105) des Halbleiterchips (100) angeordnet sind;wobei für jede Kontaktstelle der mehreren Kontaktstellen (101a - 101h) eine zugeordnete Kontaktstellenzelle (109a - 109h) in einem Halbleiterbereich (107) des Halbleiterchips (100) in einer Projektion in einer Chipstapelrichtung zumindest teilweise unter dieser Kontaktstelle (101a - 101h) bereitgestellt ist, wobei die Kontaktstellenzelle (109a - 109h) einen Treiber und einen Empfänger umfasst, der dafür konfiguriert ist, an seiner zugeordneten Kontaktstelle (101a - 101h) Ausgangssignale anzusteuern oder Eingangssignale zu empfangen, sofern der Treiber oder der Empfänger mit der Kontaktstelle (101a - 101h) verbunden ist; undwobei für eine Kontaktstelle (101a, 101c, 101d), die als eine Versorgungskontaktstelle verwendet wird, der Treiber und der Empfänger ihrer zugeordneten Kontaktstellenzelle (109a - 109h) nicht mit der Kontaktstelle (101a, 101c, 101d) oder irgendeiner anderen Kontaktstelle (101a - 101h) verbunden ist, um dort Ausgangssignale anzusteuern oder Eingangssignale zu empfangen.

公开(公告)号：DE102017100057A1

公开(公告)日：2017-07-06

申请号：DE102017100057

申请日：2017-01-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JACOBS TOBIAS ,  OSSIMITZ PETER

IPC: H01L23/522 ,  H01L21/768

Abstract: Repräsentative Implementierungen von Bauelementen und Techniken liefern eine optimierte elektrische Leistung von Interkonnektivitätskomponenten von mehrschichtigen integrierten Schaltungen (IC) wie zum Beispiel Chip-Dies. Verschiedene Schichten des mehrschichtigen IC enthalten Kontaktanschlüsse, die zum Verbinden mit Schaltungen, Systemen und Trägern außerhalb des IC verwendet werden können.