公开(公告)号：DE102018107568B4

公开(公告)日：2021-01-07

申请号：DE102018107568

申请日：2018-03-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BABURSKE ROMAN ,  JAEGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  MAECKEL HELMUT ,  PHILIPPOU ALEXANDER

IPC: H01L29/739 ,  H01L21/331 ,  H01L21/336 ,  H01L29/78

Abstract: Leistungshalbleitertransistor (1), umfassend:- einen an einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) des Transistors (1) gekoppelten Halbleiterkörper (10), der ein Drift-Gebiet von einem ersten Leitfähigkeitstyp (100) umfasst, das dazu ausgelegt ist, einen Laststrom zwischen den Anschlüssen (11, 12) zu leiten;- mindestens eine Leistungseinheitszelle (1-1), die Folgendes enthält:- mindestens einen Steuergraben (14) mit einer Steuergrabenelektrode (141) und mindestens einen Dummy-Graben (15) mit einer Dummy-Grabenelektrode (151), die mit der Steuergrabenelektrode (141) gekoppelt ist;- mindestens eine aktive Mesa (18), die ein Source-Gebiet (101) vom ersten Leitfähigkeitstyp, das mit dem ersten Lastanschluss (11) elektrisch verbunden ist, und ein Kanalgebiet (102) von einem zweiten Leitfähigkeitstyp, das das Source-Gebiet (101) und das Drift-Gebiet (100) trennt, umfasst, wobei in der aktiven Mesa (18) mindestens ein jeweiliger Abschnitt jedes von dem Source-Gebiet (101), dem Kanalgebiet (102) und dem Drift-Gebiet (100) neben einer Seitenwand (144) des Steuergrabens (14) angeordnet sind, und wobei die Steuergrabenelektrode (141) dazu ausgelegt ist, ein Steuersignal von einem Steueranschluss (13) des Transistors (1) zu empfangen und den Laststrom in der aktiven Mesa (18) zu steuern;- ein Halbleiterbarrieregebiet (105) vom zweiten Leitfähigkeitstyp, das im Halbleiterkörper (10) implementiert ist, wobei sich das Barrieregebiet (105) sowohl mit der aktiven Mesa (18) als auch einem Boden (155) des Dummy-Grabens (15) überlappt; wobei- der mindestens eine Steuergraben (14) ein Gesamtsteuergrabenvolumen aufweist, wobei sich das Volumen der Steuergrabenelektrode (141) auf weniger als 80% des Gesamtsteuergrabenvolumens beläuft; und/oder- der mindestens eine Dummy-Graben (15) ein Gesamt-Dummy-Grabenvolumen aufweist, wobei sich das Volumen der Dummy-Grabenelektrode (151) auf weniger als 80% des Gesamt-Dummy-Grabenvolumens beläuft.

公开(公告)号：DE102017124871A8

公开(公告)日：2019-07-11

申请号：DE102017124871

申请日：2017-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  JAEGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VELLEI ANTONIO ,  LEENDERTZ CASPAR ,  SANDOW CHRISTIAN PHILIPP

IPC: H01L29/739 ,  H01L29/06

公开(公告)号：DE102017124871A1

公开(公告)日：2019-04-25

申请号：DE102017124871

申请日：2017-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  JAEGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VELLEI ANTONIO

IPC: H01L29/739 ,  H01L29/06

Abstract: Eine Leistungshalbleiter-Vorrichtung (1) umfasst ein aktives Zellengebiet (1-2) mit einem Driftgebiet (100) von einem ersten Leitfähigkeitstyp; eine Vielzahl von IGBT-Zellen (1-1), die mindestens teilweise innerhalb des aktiven Zellengebiets (1-2) angeordnet sind, wobei jede der IGBT-Zellen (1-1) mindestens einen Graben (14, 15, 16) umfasst, der sich in das Drift-Gebiet (100) entlang einer vertikalen Richtung (Z) erstreckt; ein Randabschlussgebiet (1-3), das das aktive Zellengebiet (1-2) umgibt; und ein Übergangsgebiet (1-5), das zwischen dem aktiven Zellengebiet (1-2) und dem Randabschlussgebiet (1-3) angeordnet ist, wobei das Übergangsgebiet (1-5) eine Breite (W) entlang einer lateralen Richtung (X, Y) von dem aktiven Zellengebiet (1-2) zu dem Randabschlussgebiet (1-3) aufweist, wobei zumindest manche der IGBT-Zellen (1-1) innerhalb des Übergangsgebiets (1-5) angeordnet sind bzw. sich in dieses erstrecken; und ein elektrisch potentialfreies Barrierengebiet (105) von einem zweiten Leitfähigkeitstyp, wobei das elektrisch potentialfreie Barrierengebiet (105) innerhalb des aktiven Zellengebiets (1-2) und in Kontakt mit zumindest manchen der Gräben (14, 15, 16) der IGBT-Zellen (1-1) angeordnet ist und wobei sich das elektrisch potentialfreie Barrierengebiet (105) nicht in das Übergangsgebiet (1-5) erstreckt.

公开(公告)号：DE102018107568A1

公开(公告)日：2019-10-02

申请号：DE102018107568

申请日：2018-03-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BABURSKE ROMAN ,  JAEGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  MAECKEL HELMUT ,  PHILIPPOU ALEXANDER

IPC: H01L29/739 ,  H01L21/331

Abstract: Es wird ein IGBT (1) mit einem Barrieregebiet (105) vorgestellt. Eine Leistungseinheitszelle (1-1) des IGBTs (1) ist mit mindestens zwei Gräben (14, 15) ausgestattet, die sich beide in das Barrieregebiet (105) erstrecken können. Die beiden Gräben (14, 15) können beide eine jeweilige Grabenelektrode aufweisen, die mit einem Steueranschluss des IGBTs gekoppelt ist. Die Grabenelektroden sind zum Beispiel dahingehend strukturiert, die Gesamt-Gate-Ladung des IGBTs zu reduzieren. Das Barrieregebiet (105) kann p-dotiert und durch das Drift-Gebiet (100) vertikal, das heißt in und gegen die Erstreckungsrichtung (Z), begrenzt sein. Das Barrieregebiet (105) kann elektrisch floatend sein.

公开(公告)号：DE102017124871B4

公开(公告)日：2021-06-17

申请号：DE102017124871

申请日：2017-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  JAEGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VELLEI ANTONIO ,  LEENDERTZ CASPAR ,  SANDOW CHRISTIAN PHILIPP

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: Leistungshalbleiter-Vorrichtung (1), umfassend einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12), wobei die Leistungshalbleiter-Vorrichtung (1) ausgelegt ist, einen Laststrom entlang einer vertikalen Richtung (Z) zwischen den Anschlüssen (11, 12) zu leiten, und umfassend:- ein aktives Zellengebiet (1-2) mit einem Driftgebiet (100) von einem ersten Leitfähigkeitstyp;- ein Randabschlussgebiet (1-3) mit einem Wannengebiet (109) von einem zweiten Leitfähigkeitstyp;- eine Vielzahl von IGBT-Zellen (1-1), die innerhalb des aktiven Zellengebiets (1-2) angeordnet sind, wobei jede der IGBT-Zellen (1-1) eine Vielzahl von Gräben (14, 15, 16) umfasst, die sich in das Drift-Gebiet (100) entlang der vertikalen Richtung (Z) erstrecken und die lateral eine Vielzahl von Mesen (18, 19) begrenzen;wobei die Vielzahl an Gräben Folgendes beinhaltet:- mindestens einen Steuergraben (14), der eine Steuerelektrode (141) aufweist;- mindestens einen Dummy-Graben (15), der eine Dummy-Elektrode (151) aufweist, die elektrisch mit der Steuerelektrode (141) gekoppelt ist;- mindestens einen Source-Graben (16), der eine Source-Elektrode (161) aufweist, die elektrisch mit dem ersten Lastanschluss verbunden ist;wobei die Vielzahl an Mesen Folgendes beinhaltet:- mindestens eine aktive Mesa (18), die zwischen dem mindestens einen Steuergraben (14) und dem mindestens einen Source-Graben (16) angeordnet ist;- mindestens eine inaktive Mesa (19), die angrenzend an den mindestens einen Dummy-Graben (15) angeordnet ist;- ein elektrisch potentialfreies Barrierengebiet (105) von dem zweiten Leitfähigkeitstyp, wobei sich mindestens sowohl ein Boden (155) des Dummy-Grabens (15) als auch ein Boden (165) des Source-Grabens (16) mindestens teilweise in das elektrisch potentialfreie Barrierengebiet (105) erstrecken, und wobei ein Abschnitt des Drift-Gebiets (100), der in einer lateralen Richtung (X, Y) zwischen dem elektrisch potentialfreien Barrierengebiet (105) und dem Wannengebiet (109) angeordnet ist, eine laterale Ausdehnung von mindestens 1 µm in der lateralen Richtung aufweist.