公开(公告)号：DE102014111981B4

公开(公告)日：2020-08-13

申请号：DE102014111981

申请日：2014-08-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LAVEN JOHANNES GEORG ,  RÖSNER WOLFGANG ,  DAINESE MATTEO ,  JÄGER CHRISTIAN ,  MAUDER ANTON ,  HIRLER FRANZ ,  STRENZ ROBERT ,  STIFTINGER MARTIN ,  RÖSCH MAXIMILIAN

IPC: H01L29/78 ,  H01L29/739

Abstract: Halbleitervorrichtung, umfassend:einen ersten Lastanschluss (L1), der elektrisch mit Sourcezonen (110) von Transistorzellen (TC) verbunden ist, wobei die Sourcezonen (110) erste pn-Übergänge (pn1) mit Bodyzonen (115) bilden,einen zweiten Lastanschluss (L2), der elektrisch mit einer Drainkonstruktion (120) verbunden ist, die zweite pn-Übergänge (pn2) mit den Bodyzonen (115) bildet, undSteuerstrukturen (400), die direkt an die Bodyzonen (115) angrenzen, wobei die Steuerstrukturen (400) eine Steuerelektrode (420) und Ladungsspeicherstrukturen (410) umfassen, die Steuerelektrode (420) gestaltet ist, um einen Laststrom durch die Bodyzonen (115) zu steuern, die Ladungsspeicherstrukturen (410) die Steuerelektrode (420) von den Bodyzonen (115) isolieren und eine Steuerladung (419) enthalten, die ausgeführt ist, um bei Abwesenheit einer Potentialdifferenz zwischen der Steuerelektrode (420) und dem ersten Lastanschluss (L1) Inversionskanäle in den Bodyzonen (115) zu induzieren, wobeidie Bodyzonen (115) in Halbleitermesas (160) gebildet sind, die von Teilen eines Halbleiterkörpers (100) gebildet und voneinander durch die Steuerstrukturen (400) getrennt sind.

公开(公告)号：DE102017124871A8

公开(公告)日：2019-07-11

申请号：DE102017124871

申请日：2017-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  JAEGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VELLEI ANTONIO ,  LEENDERTZ CASPAR ,  SANDOW CHRISTIAN PHILIPP

IPC: H01L29/739 ,  H01L29/06

公开(公告)号：DE102017124871A1

公开(公告)日：2019-04-25

申请号：DE102017124871

申请日：2017-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  JAEGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VELLEI ANTONIO

IPC: H01L29/739 ,  H01L29/06

Abstract: Eine Leistungshalbleiter-Vorrichtung (1) umfasst ein aktives Zellengebiet (1-2) mit einem Driftgebiet (100) von einem ersten Leitfähigkeitstyp; eine Vielzahl von IGBT-Zellen (1-1), die mindestens teilweise innerhalb des aktiven Zellengebiets (1-2) angeordnet sind, wobei jede der IGBT-Zellen (1-1) mindestens einen Graben (14, 15, 16) umfasst, der sich in das Drift-Gebiet (100) entlang einer vertikalen Richtung (Z) erstreckt; ein Randabschlussgebiet (1-3), das das aktive Zellengebiet (1-2) umgibt; und ein Übergangsgebiet (1-5), das zwischen dem aktiven Zellengebiet (1-2) und dem Randabschlussgebiet (1-3) angeordnet ist, wobei das Übergangsgebiet (1-5) eine Breite (W) entlang einer lateralen Richtung (X, Y) von dem aktiven Zellengebiet (1-2) zu dem Randabschlussgebiet (1-3) aufweist, wobei zumindest manche der IGBT-Zellen (1-1) innerhalb des Übergangsgebiets (1-5) angeordnet sind bzw. sich in dieses erstrecken; und ein elektrisch potentialfreies Barrierengebiet (105) von einem zweiten Leitfähigkeitstyp, wobei das elektrisch potentialfreie Barrierengebiet (105) innerhalb des aktiven Zellengebiets (1-2) und in Kontakt mit zumindest manchen der Gräben (14, 15, 16) der IGBT-Zellen (1-1) angeordnet ist und wobei sich das elektrisch potentialfreie Barrierengebiet (105) nicht in das Übergangsgebiet (1-5) erstreckt.

公开(公告)号：DE102016124207A1

公开(公告)日：2018-06-14

申请号：DE102016124207

申请日：2016-12-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHÄFFER CARSTEN ,  MOSER ANDREAS ,  SCHULZE HANS-JOACHIM ,  RUPP ROLAND ,  KÜNLE MATTHIAS ,  DAINESE MATTEO

IPC: H01L21/31 ,  H01L21/331 ,  H01L21/336

Abstract: Ein Verfahren zum Herstellen einer Halbleitervorrichtung umfasst ein Ausbilden eines vergrabenen Isolierungsgebiets innerhalb eines Substrats, indem das Substrat unter Verwendung von Ätz- und Abscheidungsprozessen bearbeitet wird. Über dem vergrabenen Isolierungsgebiet wird an einer ersten Seite des Substrats eine Halbleiterschicht gebildet. Vorrichtungsgebiete werden in der Halbleiterschicht geschaffen. Das Substrat wird von einer zweiten Seite des Substrats aus abgedünnt, um das vergrabene Isolierungsgebiet freizulegen. Das vergrabene Isolierungsgebiet wird selektiv entfernt, um eine untere Oberfläche des Substrats freizulegen. Unter der unteren Oberfläche des Substrats wird ein leitfähiges Gebiet ausgebildet.

公开(公告)号：DE102017124872A1

公开(公告)日：2019-04-25

申请号：DE102017124872

申请日：2017-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  JÄGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VELLEI ANTONIO

IPC: H01L21/331 ,  H01L21/266 ,  H01L29/739

Abstract: Ein Verfahren (2) zur Bearbeitung einer Leistungshalbleiter-Vorrichtung (1) umfasst: Vorsehen eines Halbleiterkörpers (10) mit einem Drift-Gebiet (100) von einem ersten Leitfähigkeitstyp; Erzeugen (20) einer Vielzahl von Gräben (14, 15, 16), wobei sich die Gräben (14, 15, 16) in den Halbleiterkörper (10) entlang einer vertikalen Richtung (Z) erstrecken und einander benachbart entlang einer ersten lateralen Richtung (X) angeordnet sind; Vorsehen (22) einer Maskenanordnung (30) auf dem Halbleiterkörper (10), wobei die Maskenanordnung (30) eine laterale Struktur (301) aufweist, gemäß der einige der Gräben (14, 15, 16) freigelegt sind und mindestens einer der Gräben (14, 15, 16) von der Maskenanordnung (30) bedeckt ist; Aussetzen (24) des Halbleiterkörpers (10) und der Maskenanordnung (30) einem Schritt zum Bereitstellen eines Dotierungsmaterials, wodurch, unter Böden der freiliegenden Gräben (14, 15, 16), eine Vielzahl von Dotierungsgebieten (1059) von einem zweiten Leitfähigkeitstyp, der zu dem ersten Leitfähigkeitstyp komplementär ist, erzeugt wird; Entfernen (26) der Maskenanordnung (30); Aussetzen (28) des Halbleiterkörpers (10) einem Temperaturausheilschritt, wodurch bewirkt wird, dass sich die Vielzahl von Dotierungsgebieten (1059) parallel zu der ersten lateralen Richtung (X) derart erstreckt, dass ein Barrierengebiet (105) von dem zweiten Leitfähigkeitstyp benachbart den Böden der freiliegenden Gräben (14, 15, 16) überlappt und gebildet wird.

公开(公告)号：DE102018112344A1

公开(公告)日：2018-11-29

申请号：DE102018112344

申请日：2018-05-23

Applicant: INFINEON TECHNOLOGIES AG ,  INFINEON TECHNOLOGIES DRESDEN GMBH

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  DIRNSTORFER INGO ,  GRIEBL ERICH ,  JÄGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  LEENDERTZ CASPAR ,  PFIRSCH FRANK ,  PHILIPPOU ALEXANDER

IPC: H01L29/739 ,  H01L21/331 ,  H01L21/336 ,  H01L29/78

Abstract: Eine Leistungshalbleitervorrichtung (1) umfasst eine aktive Region (1-2), die konfiguriert ist, einen Laststrom zu leiten; eine inaktive Begrenzungsregion (1-3), die die aktive Region (1-2) umgibt; einen Halbleiterkörper (10), der einen Teil jeder der aktiven Region (1-2) und der inaktiven Begrenzungsregion (1-3) bildet; einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12), wobei die aktive Region (1-2) konfiguriert ist, den Laststrom zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) zu leiten; mindestens eine Leistungszelle (1-1) mit einer Vielzahl von Gräben (14, 15, 16), die sich in den Halbleiterkörper (10) erstrecken und aneinander angrenzend entlang einer ersten lateralen Richtung (X) angeordnet sind. Jeder der Gräben (14, 15, 16) weist eine Streifenkonfiguration auf, die sich entlang einer zweiten lateralen Richtung (Y) in die aktive Region (1-2) erstreckt. Die Gräben (14, 15, 16) grenzen räumlich eine Vielzahl von Mesen (17, 18) ein. Die Vielzahl von Mesen (17, 18) umfassen mindestens eine Mesa des ersten Typs (17), die mit dem ersten Lastanschluss (11) in der aktiven Region (1-2) elektrisch verbunden und konfiguriert ist, mindestens einen Teil des Laststroms zu leiten, und mindestens eine Mesa des zweiten Typs (18), die konfiguriert ist, den Laststrom nicht zu leiten. Die Vorrichtung (1) umfasst ferner eine Entkopplungsstruktur (19), die in mindestens einer der mindestens einen Mesa des zweiten Typs (18) angeordnet ist und die mindestens eine Mesa des zweiten Typs (18) in einen ersten Abschnitt (181), der mindestens durch den Halbleiterkörper (10) in der aktiven Region (1-2) gebildet wird, und in einen zweiten Abschnitt (182), der mindestens durch den Halbleiterkörper (10) in der Begrenzungsregion (1-3) gebildet wird, trennt.

公开(公告)号：DE102015107319B4

公开(公告)日：2022-03-17

申请号：DE102015107319

申请日：2015-05-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BABURSKE ROMAN ,  DAINESE MATTEO ,  LECHNER PETER ,  SCHULZE HANS-JOACHIM ,  LAVEN JOHANNES GEORG

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: Halbleitervorrichtung, umfassend:eine Halbleitermesa (160), die Sourcezonen (110) aufweist, die entlang einer Längsachse der Halbleitermesa ausgebildet sowie entlang der Längsachse voneinander separiert sind, und die wenigstens eine Bodyzone (115) umfasst, die erste pn-Übergänge (pn1) mit den Sourcezonen (110) und einen zweiten pn-Übergang (pn2) mit einer Driftzone (120) bildet, wobei erste Abschnitte der wenigstens einen Bodyzone (115) in einer bezogen auf eine Oberfläche der Halbleitermesa (160) vertikalen Projektion der Sourcezonen (110) ausgebildet sind, und wobei die Driftzone (120) in einem Abstand zu einer ersten Oberfläche (101) der Halbleitermesa (160) ausgebildet ist,durchgehende, streifenförmige Elektrodenstrukturen (150, 180) auf einander gegenüberliegenden Seiten der Halbleitermesa (160), wobei wenigstens eine der Elektrodenstrukturen (150, 180) eine Gateelektrode (155) umfasst, die gestaltet ist, um einen Ladungsträgerfluss durch die wenigstens eine Bodyzone (115) zu steuern, wobei die Längsachsen der Elektrodenstrukturen (150, 180) parallel zur Längsachse der Halbleitermesa (160) verlaufen, unddie Halbleitermesa (160) in einem Trennbereich (400) zwischen zwei der ersten Abschnitte der wenigstens einen Bodyzone (115) wenigstens eine partielle oder vollständige Einengung umfasst, wobei ein die Halbleitermesa (160) und wenigstens eine der Elektrodenstrukturen (150, 180) in dem Trennbereich (400) trennendes Nebendielektrikum (411) dicker ist als ein Gatedielektrikum (151) zwischen der Gateelektrode (155) und der Halbleitermesa (160) außerhalb des Trennbereiches (400).

公开(公告)号：DE102020120679A1

公开(公告)日：2022-02-10

申请号：DE102020120679

申请日：2020-08-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANDOW CHRISTIAN PHILIPP ,  DAINESE MATTEO

IPC: H01L29/739 ,  H01L29/78

Abstract: Vorgeschlagen wird eine Halbleitervorrichtung (100). Die Halbleitervorrichtung (100) enthält eine Vielzahl von Gräben (102), die sich von einer ersten Hauptoberfläche (106) aus in einen Halbleiterkörper (104) erstrecken. Eine erste Gruppe (1021) der Vielzahl von Gräben (102) enthält eine Gate-Elektrode (1081). Eine zweite Gruppe (1022) der Vielzahl von Gräben (102) enthält eine Source-Elektrode (1082). Eine dritte Gruppe (1023) der Vielzahl von Gräben (102) enthält eine Hilfselektrode (1083). Die Source-Elektrode (1082) ist über eine Source-Verdrahtungsleitung (112) und die Hilfselektrode (1083) mit einem Source-Kontaktbereich (110) elektrisch gekoppelt. Die Source-Verdrahtungsleitung (112) und die Hilfselektrode (1083) sind zwischen den Source-Kontaktbereich (110) und die Source-Elektrode (1082) elektrisch in Reihe geschaltet.

公开(公告)号：DE102015107331B4

公开(公告)日：2021-11-18

申请号：DE102015107331

申请日：2015-05-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BABURSKE ROMAN ,  DAINESE MATTEO ,  LECHNER PETER ,  SCHULZE HANS-JOACHIM ,  LAVEN JOHANNES GEORG

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/41 ,  H01L29/78 ,  H01L29/861

Abstract: Halbleitervorrichtung umfassend:eine Halbleitermesa (160) mit wenigstens einer Bodyzone (115), die erste pn-Übergänge (pn1) mit Sourcezonen (110) und einen zweiten pn-Übergang (pn2) mit einer Driftzone (120) bildet, wobei die Driftzone (120) von einer ersten Oberfläche (101) der Halbleitermesa (160) beabstandet ist,eine Sockelschicht (130) an einer Seite der Driftzone (120) entgegengesetzt zu der wenigstens einen Bodyzone (115) und mit ersten Zonen (131) eines Leitfähigkeitstyps der wenigstens einen Bodyzone (115) und zweiten Zonen (132) des Leitfähigkeitstyps der Driftzone (120),Elektrodenstrukturen (150, 180) auf entgegengesetzten Seiten der Halbleitermesa (160), wobei wenigstens eine der Elektrodenstrukturen (150, 180) eine Gateelektrode (155) aufweist, die gestaltet ist, um einen Ladungsträgerfluss durch die wenigstens eine Bodyzone (115) zu steuern, und wobeiin einem Trennbereich (400) zwischen jeweils zwei der Sourcezonen (110) i) eine kapazitive Kopplung zwischen der Gateelektrode (155) und der Halbleitermesa (160) ii) entlang dem zweiten pn-Übergang (pn2) eine Leitfähigkeit von Majoritätsladungsträgern der Driftzone (120) niedriger ist als außerhalb des Trennbereiches (400) oder iii) eine dielektrische Trennstruktur (421) ausgebildet ist, wobei sich die dielektrische Trennstruktur (421) von der ersten Oberfläche (101) bis zu wenigstens dem zweiten pn-Übergang (pn2) erstreckt.

公开(公告)号：DE102017124871B4

公开(公告)日：2021-06-17

申请号：DE102017124871

申请日：2017-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  JAEGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VELLEI ANTONIO ,  LEENDERTZ CASPAR ,  SANDOW CHRISTIAN PHILIPP

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: Leistungshalbleiter-Vorrichtung (1), umfassend einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12), wobei die Leistungshalbleiter-Vorrichtung (1) ausgelegt ist, einen Laststrom entlang einer vertikalen Richtung (Z) zwischen den Anschlüssen (11, 12) zu leiten, und umfassend:- ein aktives Zellengebiet (1-2) mit einem Driftgebiet (100) von einem ersten Leitfähigkeitstyp;- ein Randabschlussgebiet (1-3) mit einem Wannengebiet (109) von einem zweiten Leitfähigkeitstyp;- eine Vielzahl von IGBT-Zellen (1-1), die innerhalb des aktiven Zellengebiets (1-2) angeordnet sind, wobei jede der IGBT-Zellen (1-1) eine Vielzahl von Gräben (14, 15, 16) umfasst, die sich in das Drift-Gebiet (100) entlang der vertikalen Richtung (Z) erstrecken und die lateral eine Vielzahl von Mesen (18, 19) begrenzen;wobei die Vielzahl an Gräben Folgendes beinhaltet:- mindestens einen Steuergraben (14), der eine Steuerelektrode (141) aufweist;- mindestens einen Dummy-Graben (15), der eine Dummy-Elektrode (151) aufweist, die elektrisch mit der Steuerelektrode (141) gekoppelt ist;- mindestens einen Source-Graben (16), der eine Source-Elektrode (161) aufweist, die elektrisch mit dem ersten Lastanschluss verbunden ist;wobei die Vielzahl an Mesen Folgendes beinhaltet:- mindestens eine aktive Mesa (18), die zwischen dem mindestens einen Steuergraben (14) und dem mindestens einen Source-Graben (16) angeordnet ist;- mindestens eine inaktive Mesa (19), die angrenzend an den mindestens einen Dummy-Graben (15) angeordnet ist;- ein elektrisch potentialfreies Barrierengebiet (105) von dem zweiten Leitfähigkeitstyp, wobei sich mindestens sowohl ein Boden (155) des Dummy-Grabens (15) als auch ein Boden (165) des Source-Grabens (16) mindestens teilweise in das elektrisch potentialfreie Barrierengebiet (105) erstrecken, und wobei ein Abschnitt des Drift-Gebiets (100), der in einer lateralen Richtung (X, Y) zwischen dem elektrisch potentialfreien Barrierengebiet (105) und dem Wannengebiet (109) angeordnet ist, eine laterale Ausdehnung von mindestens 1 µm in der lateralen Richtung aufweist.