公开(公告)号：DE102017124871A8

公开(公告)日：2019-07-11

申请号：DE102017124871

申请日：2017-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  JAEGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VELLEI ANTONIO ,  LEENDERTZ CASPAR ,  SANDOW CHRISTIAN PHILIPP

IPC: H01L29/739 ,  H01L29/06

公开(公告)号：DE102017124871A1

公开(公告)日：2019-04-25

申请号：DE102017124871

申请日：2017-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  JAEGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VELLEI ANTONIO

IPC: H01L29/739 ,  H01L29/06

Abstract: Eine Leistungshalbleiter-Vorrichtung (1) umfasst ein aktives Zellengebiet (1-2) mit einem Driftgebiet (100) von einem ersten Leitfähigkeitstyp; eine Vielzahl von IGBT-Zellen (1-1), die mindestens teilweise innerhalb des aktiven Zellengebiets (1-2) angeordnet sind, wobei jede der IGBT-Zellen (1-1) mindestens einen Graben (14, 15, 16) umfasst, der sich in das Drift-Gebiet (100) entlang einer vertikalen Richtung (Z) erstreckt; ein Randabschlussgebiet (1-3), das das aktive Zellengebiet (1-2) umgibt; und ein Übergangsgebiet (1-5), das zwischen dem aktiven Zellengebiet (1-2) und dem Randabschlussgebiet (1-3) angeordnet ist, wobei das Übergangsgebiet (1-5) eine Breite (W) entlang einer lateralen Richtung (X, Y) von dem aktiven Zellengebiet (1-2) zu dem Randabschlussgebiet (1-3) aufweist, wobei zumindest manche der IGBT-Zellen (1-1) innerhalb des Übergangsgebiets (1-5) angeordnet sind bzw. sich in dieses erstrecken; und ein elektrisch potentialfreies Barrierengebiet (105) von einem zweiten Leitfähigkeitstyp, wobei das elektrisch potentialfreie Barrierengebiet (105) innerhalb des aktiven Zellengebiets (1-2) und in Kontakt mit zumindest manchen der Gräben (14, 15, 16) der IGBT-Zellen (1-1) angeordnet ist und wobei sich das elektrisch potentialfreie Barrierengebiet (105) nicht in das Übergangsgebiet (1-5) erstreckt.

公开(公告)号：DE102016117264A1

公开(公告)日：2018-03-29

申请号：DE102016117264

申请日：2016-09-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PHILIPPOU ALEXANDER ,  VELLEI ANTONIO ,  LAVEN JOHANNES GEORG ,  JÄGER CHRISTIAN ,  SEIFERT MAX

IPC: H01L29/739 ,  H01L21/331 ,  H01L27/06 ,  H01L29/423 ,  H01L29/78

Abstract: Ein Leistungshalbleiterbauelement (1) umfasst einen an einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) des Leistungshalbleiterbauelementes (1) gekoppelten Halbleiterkörper (10), der ein Driftgebiet (100) umfasst, das ausgelegt ist, einen Laststrom zwischen den Anschlüssen (11, 12) zu leiten, wobei das Driftgebiet (100) Dotierstoffe eines ersten Leitfähigkeitstyps umfasst; ein in elektrischem Kontakt mit dem ersten Lastanschluss (11) angeordnetes Sourcegebiet (101), das Dotierstoffe des ersten Leitfähigkeitstyps umfasst; ein Kanalgebiet (102), das Dotierstoffe eines zweiten Leitfähigkeitstyps umfasst und das Sourcegebiet (101) vom Driftgebiet (100) isoliert; wenigstens eine Leistungseinheitszelle (1-1), die wenigstens einen Graben (14) vom ersten Typ, wenigstens einen Graben (15) vom zweiten Typ und wenigstens einen Graben (16) vom dritten Typ umfasst, wobei die Gräben (14, 15, 16) lateral benachbart zueinander angeordnet sind, wobei die Gräben (14, 15, 16) sich jeweils in den Halbleiterkörper (10) hinein entlang einer Erstreckungsrichtung (Z) erstrecken und einen Isolator (142, 152, 162) umfassen, der eine jeweilige Grabenelektrode (141, 151, 161) vom Halbleiterkörper (10) isoliert, und wobei die wenigstens eine Leistungseinheitszelle (1-1) ferner eine erste Mesa-Zone (17) des Halbleiterkörpers (10) umfasst, wobei die erste Mesa-Zone (17) lateral von wenigstens dem wenigstens einen Graben (14) vom ersten Typ begrenzt ist und wenigstens einen jeweiligen Abschnitt von jeweils dem Sourcegebiet (101), dem Kanalgebiet (102) und dem Driftgebiet (100) umfasst. Die Grabenelektrode (141) des wenigstens einen Grabens (14) vom ersten Typ ist elektrisch an einen Steueranschluss (13) des Leistungshalbleiterbauelementes gekoppelt und ausgelegt, den Laststrom in dem Abschnitt des Kanalgebietes (102) zu steuern, der in der ersten Mesa-Zone (17) umfasst ist. Die Grabenelektrode (151) des wenigstens einen Grabens (15) vom zweiten Typ ist mit dem ersten Lastanschluss (11) elektrisch verbunden. Die Grabenelektrode (161) des wenigstens einen Grabens (16) vom dritten Typ weist ein anderes elektrisches Potential auf als jeweils die Grabenelektroden (141, 151) des wenigstens einen Grabens (14) vom ersten Typ und des wenigstens einen Grabens (15) vom zweiten Typ.

公开(公告)号：DE102017012345B3

公开(公告)日：2022-11-10

申请号：DE102017012345

申请日：2017-04-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JÄGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  VELLEI ANTONIO

IPC: H01L29/739 ,  H01L21/331

Abstract: Ein IGBT (1), umfassend:- einen Halbleiterkörper (10), der an einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) des IGBT (1) gekoppelt ist und ein Driftgebiet (100) von einem ersten Leitfähigkeitstyp umfasst, das konfiguriert ist zum Leiten eines Laststroms zwischen den Anschlüssen (11, 12);- eine Leistungseinheitszelle (1-1), die Folgendes enthält- einen Steuergraben (14) mit einer Steuergrabenelektrode (141);- einen weiteren Graben mit einer weiteren Grabenelektrode, die an die Steuergrabenelektrode (141) gekoppelt ist;- einen Sourcegraben (16) mit einer Sourcegrabenelektrode (161), wobei die Sourcegrabenelektrode (161) elektrisch mit dem ersten Lastanschluss (11) verbunden ist;- eine aktive Mesa (18), umfassend ein Sourcegebiet (101) vom ersten Leitfähigkeitstyp, das und elektrisch mit dem ersten Lastanschluss (11) verbunden ist, und ein Kanalgebiet (102) von einem zweiten, zum ersten Leitfähigkeitstyp komplementären Leitfähigkeitstyp, der das Sourcegebiet (101) und das Driftgebiet (100) voneinander trennt, wobei die Steuergrabenelektrode (141) konfiguriert ist zum Empfangen eines Steuersignals von einem Steueranschluss (13) des IGBT (1) und zum Steuern des Laststroms in der aktiven Mesa (18); und wobei die weitere Grabenelektrode nicht ausgebildet ist, den Laststrom zu steuern;- ein Halbleiterbarrierengebiet (105) vom zweiten Leitfähigkeitstyp, wobei das Barrierengebiet (105) mit sowohl einem Boden (155) des weiteren Grabens (15) sowie mit einem Boden (165) des Sourcegrabens (16) lateral überlappt.

公开(公告)号：DE102017124871B4

公开(公告)日：2021-06-17

申请号：DE102017124871

申请日：2017-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  JAEGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VELLEI ANTONIO ,  LEENDERTZ CASPAR ,  SANDOW CHRISTIAN PHILIPP

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: Leistungshalbleiter-Vorrichtung (1), umfassend einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12), wobei die Leistungshalbleiter-Vorrichtung (1) ausgelegt ist, einen Laststrom entlang einer vertikalen Richtung (Z) zwischen den Anschlüssen (11, 12) zu leiten, und umfassend:- ein aktives Zellengebiet (1-2) mit einem Driftgebiet (100) von einem ersten Leitfähigkeitstyp;- ein Randabschlussgebiet (1-3) mit einem Wannengebiet (109) von einem zweiten Leitfähigkeitstyp;- eine Vielzahl von IGBT-Zellen (1-1), die innerhalb des aktiven Zellengebiets (1-2) angeordnet sind, wobei jede der IGBT-Zellen (1-1) eine Vielzahl von Gräben (14, 15, 16) umfasst, die sich in das Drift-Gebiet (100) entlang der vertikalen Richtung (Z) erstrecken und die lateral eine Vielzahl von Mesen (18, 19) begrenzen;wobei die Vielzahl an Gräben Folgendes beinhaltet:- mindestens einen Steuergraben (14), der eine Steuerelektrode (141) aufweist;- mindestens einen Dummy-Graben (15), der eine Dummy-Elektrode (151) aufweist, die elektrisch mit der Steuerelektrode (141) gekoppelt ist;- mindestens einen Source-Graben (16), der eine Source-Elektrode (161) aufweist, die elektrisch mit dem ersten Lastanschluss verbunden ist;wobei die Vielzahl an Mesen Folgendes beinhaltet:- mindestens eine aktive Mesa (18), die zwischen dem mindestens einen Steuergraben (14) und dem mindestens einen Source-Graben (16) angeordnet ist;- mindestens eine inaktive Mesa (19), die angrenzend an den mindestens einen Dummy-Graben (15) angeordnet ist;- ein elektrisch potentialfreies Barrierengebiet (105) von dem zweiten Leitfähigkeitstyp, wobei sich mindestens sowohl ein Boden (155) des Dummy-Grabens (15) als auch ein Boden (165) des Source-Grabens (16) mindestens teilweise in das elektrisch potentialfreie Barrierengebiet (105) erstrecken, und wobei ein Abschnitt des Drift-Gebiets (100), der in einer lateralen Richtung (X, Y) zwischen dem elektrisch potentialfreien Barrierengebiet (105) und dem Wannengebiet (109) angeordnet ist, eine laterale Ausdehnung von mindestens 1 µm in der lateralen Richtung aufweist.

公开(公告)号：DE102017107174B4

公开(公告)日：2020-10-08

申请号：DE102017107174

申请日：2017-04-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JÄGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  VELLEI ANTONIO

IPC: H01L29/739 ,  H01L21/331

Abstract: Ein IGBT (1), umfassend:- einen Halbleiterkörper (10), der an einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) des IGBT (1) gekoppelt ist und ein Driftgebiet (100) umfasst, das konfiguriert ist zum Leiten eines Laststroms zwischen den Anschlüssen (11, 12), wobei das Driftgebiet (100) Dotierstoffe von einem ersten Leitfähigkeitstyp umfasst:- mindestens eine Leistungseinheitszelle (1-1), die Folgendes enthält- mindestens einen Steuergraben (14) mit einer Steuergrabenelektrode (141) und mindestens einem Dummy-Graben (15) mit einer Dummy-Grabenelektrode (151);- mindestens ein aktives Mesa (18), umfassend ein Sourcegebiet (101) mit Dotierstoffen vom ersten Leitfähigkeitstyp und elektrisch mit dem ersten Lastanschluss (11) verbunden, und ein Kanalgebiet (102) mit Dotierstoffen von einem zweiten Leitfähigkeitstyp und das Sourcegebiet (101) und das Driftgebiet (100) trennend, wobei in dem aktiven Mesa (18) mindestens eine jeweilige Sektion jedes Sourcegebiets (101), des Kanalgebiets (102) und des Driftgebiets (100) bei einer Seitenwand (144) des Steuergrabens (14) angeordnet sind und wobei die Steuergrabenelektrode (141) konfiguriert ist zum Empfangen eines Steuersignals von einem Steueranschluss (13) des IGBT (1) und zum Steuern des Laststroms in dem aktiven Mesa (18); und- mindestens ein inaktives Mesa (19), angeordnet bei dem mindestens einen Dummy-Graben (15), wobei ein Übergang (191) zwischen dem ersten Lastanschluss (11) und dem inaktiven Mesa (19) eine elektrische Isolation (112) mindestens für Ladungsträger vom ersten Leitfähigkeitstyp bereitstellt; und- ein elektrisch potentialfreies Halbleiterbarrierengebiet (105), implementiert in dem Halbleiterkörper (10) und umfassend Dotierstoffe vom zweiten Leitfähigkeitstyp, wobei das Barrierengebiet (105) mit jedem des aktiven Mesa (18) und einem Boden (155) des Dummy-Grabens (15) lateral überlappt.

公开(公告)号：DE102015104723B4

公开(公告)日：2017-09-21

申请号：DE102015104723

申请日：2015-03-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BABURSKE ROMAN ,  JÄGER CHRISTIAN ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  SCHULZE HANS-JOACHIM ,  VELLEI ANTONIO

IPC: H01L21/331 ,  H01L21/268 ,  H01L29/739

Abstract: Verfahren, das aufweist: Implantieren von Dotierstoffatomen eines Leitfähigkeitstyps in erste Oberflächenabschnitte einer ersten Oberfläche (101) eines Halbleiterkörpers (100) in einem ersten Implantationsprozess und Abdecken zweiter Oberflächenabschnitte der ersten Oberfläche (101) während der Implantation; Aktivieren zumindest eines Teils der bei dem ersten Implantationsprozess implantierten Dotierstoffatome, um erste dotierte Gebiete (21) unterhalb der ersten Oberflächenabschnitte zu erzeugen; Implantieren von Dotierstoffatomen des einen Leitfähigkeitstyps in die ersten Oberflächenabschnitte und die zweiten Oberflächenabschnitte während eines zweiten Implantationsprozesses; und Aktivieren nur eines Teils der bei dem zweiten Implantationsprozess implantierten Dotierstoffatome in einem zweiten Aktivierungsprozess, um zweite dotierte Gebiete (22) und Rekombinationsgebiete (24) derart zu erzeugen, dass die Rekombinationsgebiete (24) weiter von den zweiten Oberflächengebieten beabstandet sind als die zweiten dotierten Gebiete (22).

公开(公告)号：DE102023125529A1

公开(公告)日：2025-03-20

申请号：DE102023125529

申请日：2023-09-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ELPELT RUDOLF ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  ZIPPELIUS BERND ,  VELLEI ANTONIO ,  BREYMESSER ALEXANDER

IPC: H10D62/832 ,  H10D8/00 ,  H10D8/01 ,  H10D30/01 ,  H10D30/60 ,  H10D62/10 ,  H10D64/01 ,  H10D64/27

Abstract: Eine Halbleitervorrichtung (500) umfasst einen einkristallinen Siliziumcarbid-Bereich (100) mit einer ersten Oberfläche (101), einer entgegengesetzten zweiten Oberfläche (102) und einer dritten Oberfläche (103), die sich von der ersten Oberfläche (101) in Richtung der zweiten Oberfläche (102) erstreckt. Entlang der dritten Oberfläche (103) sättigen Wasserstoffatome und/oder Atome eines oder mehrerer Nicht-Metallelemente, bei denen es sich nicht um Silizium handelt und die eine Ordnungszahl größer sechs aufweisen, nicht-abgesättigte Bindungen des Siliziumcarbid-Bereichs (100), und/oder ist eine Passivierungsbeschichtung (210) in direktem Kontakt mit der dritten Oberfläche (103). Die Halbleitervorrichtung (500) umfasst ferner eine Glasstruktur (250) und eine Grenzflächenschichtstruktur (220) zwischen der dritten Oberfläche (103) und der Glasstruktur (250).

公开(公告)号：DE102014113214B4

公开(公告)日：2021-05-06

申请号：DE102014113214

申请日：2014-09-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SCHULZE HANS-JOACHIM ,  JÄGER CHRISTIAN ,  BABURSKE ROMAN ,  VELLEI ANTONIO

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/36

Abstract: Bipolartransistor mit isoliertem Gate, umfassend:einen Mesaabschnitt (105), der sich zwischen zwei Zelltrenchstrukturen (510) von einer ersten Oberfläche (101) eines Halbleiterteiles (100) zu einem Schichtabschnitt (108) des Halbleiterteiles (100) erstreckt,einen Sourcebereich (110), der in dem Mesaabschnitt (105) gebildet und elektrisch mit einer Emitterelektrode (310) verbunden ist, undeinen dotierten Bereich (170), der von dem Sourcebereich (110) durch einen Bodybereich (115) eines komplementären Leitfähigkeitstyps getrennt ist, wobei der dotierte Bereich (170) einen ersten Teil (171) mit einer ersten mittleren Nettofremdstoffkonzentration und einen zweiten Teil (172) mit einer zweiten mittleren Nettofremdstoffkonzentration, die wenigstens zehnfach die erste mittlere Nettofremdstoffkonzentration überschreitet, umfasst und wobei sich der erste Teil (171) entlang einer Seitenwand des Mesaabschnitts (105) durchgehend von dem Bodybereich (115) zu dem Schichtabschnitt (108) erstreckt.

公开(公告)号：DE102017124872A1

公开(公告)日：2019-04-25

申请号：DE102017124872

申请日：2017-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  JÄGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VELLEI ANTONIO

IPC: H01L21/331 ,  H01L21/266 ,  H01L29/739

Abstract: Ein Verfahren (2) zur Bearbeitung einer Leistungshalbleiter-Vorrichtung (1) umfasst: Vorsehen eines Halbleiterkörpers (10) mit einem Drift-Gebiet (100) von einem ersten Leitfähigkeitstyp; Erzeugen (20) einer Vielzahl von Gräben (14, 15, 16), wobei sich die Gräben (14, 15, 16) in den Halbleiterkörper (10) entlang einer vertikalen Richtung (Z) erstrecken und einander benachbart entlang einer ersten lateralen Richtung (X) angeordnet sind; Vorsehen (22) einer Maskenanordnung (30) auf dem Halbleiterkörper (10), wobei die Maskenanordnung (30) eine laterale Struktur (301) aufweist, gemäß der einige der Gräben (14, 15, 16) freigelegt sind und mindestens einer der Gräben (14, 15, 16) von der Maskenanordnung (30) bedeckt ist; Aussetzen (24) des Halbleiterkörpers (10) und der Maskenanordnung (30) einem Schritt zum Bereitstellen eines Dotierungsmaterials, wodurch, unter Böden der freiliegenden Gräben (14, 15, 16), eine Vielzahl von Dotierungsgebieten (1059) von einem zweiten Leitfähigkeitstyp, der zu dem ersten Leitfähigkeitstyp komplementär ist, erzeugt wird; Entfernen (26) der Maskenanordnung (30); Aussetzen (28) des Halbleiterkörpers (10) einem Temperaturausheilschritt, wodurch bewirkt wird, dass sich die Vielzahl von Dotierungsgebieten (1059) parallel zu der ersten lateralen Richtung (X) derart erstreckt, dass ein Barrierengebiet (105) von dem zweiten Leitfähigkeitstyp benachbart den Böden der freiliegenden Gräben (14, 15, 16) überlappt und gebildet wird.