中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

7 records (took 0.047 seconds)

    Reading to and writing from peripheral with temporally separated redundant processor execution
    1.
    发明专利
    Reading to and writing from peripheral with temporally separated redundant processor execution 有权
    从周边阅读和书面阅读与临时分离的冗余处理器执行

    公开(公告)号：JP2011175641A

    公开(公告)日：2011-09-08

    申请号：JP2011036967

    申请日：2011-02-23

    Applicant: Infineon Technologies Ag ,  インフィネオン テクノロジーズ アーゲー

    Inventor： BREWERTON SIMON ,  FARRALL GLENN ASHLEY ,  NEIL STUART HASTIE ,  KNIGHT RICHARD

    IPC: G06F9/38 ,  G06F11/18

    CPC classification number: G06F11/1497 ,  G06F11/1695 ,  G06F2201/83

    Abstract: PROBLEM TO BE SOLVED: To provide reading to and writing from peripherals by using the execution of a temporally separated redundant processor with high safety. SOLUTION: A first processor reads data from a peripheral device and copies the data to a register. A reading attempt from the peripheral by a temporally separated second processor is bypassed to the register, and the data is read from the register. Thereby sameness of the read data is guaranteed. Embodiments can be utilized in safety-relevant applications related to automotive, banking and finance, aerospace, defense, Internet payment, and others. COPYRIGHT: (C)2011,JPO&INPIT

    Abstract translation: 要解决的问题：通过使用具有高安全性的时间上分离的冗余处理器的执行来提供对外围设备的读取和写入。 解决方案：第一个处理器从外围设备读取数据并将数据复制到寄存器。 通过时间上分离的第二处理器从外围设备的读取尝试被旁路到寄存器，并且从寄存器读取数据。 从而保证读取数据的一致性。 实施例可用于与汽车，银行和金融，航空航天，国防，互联网支付等有关的安全相关应用。 版权所有（C）2011，JPO＆INPIT

    3.
    发明专利
    未知

    公开(公告)号：DE102006045655A1

    公开(公告)日：2008-04-10

    申请号：DE102006045655

    申请日：2006-09-27

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： GOEDECKE MICHAEL ,  ADDISON DAVID ,  KNIGHT RICHARD

    IPC: G06F12/00 ,  G11C16/00

    Abstract: A memory control apparatus in which, in the case of a sequence of requests for a sequence of accesses from an access unit to result in execution of an operation in the memory, the access unit is granted right to use the memory control apparatus to carry out the sequence of accesses and every other access unit is denied right to use the memory control apparatus to access the memory until all of the accesses in the sequence of accesses have been carried out.

    Sicherheits-Hypervisor-Funktion
    5.
    发明专利
    Sicherheits-Hypervisor-Funktion 未知

    公开(公告)号：DE102015002191A1

    公开(公告)日：2015-08-27

    申请号：DE102015002191

    申请日：2015-02-19

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： BREWERTON SIMON ,  FARRALL GLENN ASHLEY ,  KNIGHT RICHARD ,  HASTIE NEIL S ,  HELLWIG FRANK ,  VILELA ANTONIO

    IPC: G06F13/16 ,  G06F9/46 ,  G06F13/28 ,  G06F21/62

    Abstract: Die Erfindung bezieht sich auf Systeme und Verfahren zum Definieren einer Prozessor-Sicherheitsprivilegierungsstufe für das Steuern eines verteilten Speicherzugriff-Schutzsystems. Genauer gesagt weist eine Sicherheits-Hypervisor-Funktion für das Zugreifen auf einen Bus in einem Computerverarbeitungssystem ein Modul, wie etwa eine Computerverarbeitungseinheit (CPU; Computer Processing Unit) oder einen direkten Speicherzugriff (DMA, Direct Memory Access), für das Zugreifen auf einen Systemspeicher sowie eine Speichereinheit für das Speichern eines Sicherheitscodes, wie etwa ein Prozessorstatuswort (PSW) oder ein Konfigurationsregister (DMA (REG)), auf. Das Modul ordnet den Sicherheitscode einer Verarbeitungstransaktion zu und der Sicherheitscode ist bei dem Zugriff auf den Bus durch das Modul sichtbar.

    Challenge-and-response-Verfahren für Sicherheitssystem unter Verwendung eines modifizierten Watchdog-Zeitgebers
    6.
    发明专利
    Challenge-and-response-Verfahren für Sicherheitssystem unter Verwendung eines modifizierten Watchdog-Zeitgebers 未知

    公开(公告)号：DE102013015172A1

    公开(公告)日：2014-03-20

    申请号：DE102013015172

    申请日：2013-09-12

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： BREWERTON SIMON ,  KNIGHT RICHARD

    IPC: G06F11/30

    Abstract: Einige Ausführungsformen der vorliegenden Offenbarung betreffen einen Watchdog-Zeitgeber mit erweiterter Funktionalität, die es dem Watchdog-Zeitgeber ermöglicht, einen Prozessablauf des Mikroprozessors einzeln pro Aufgabe zu überwachen, was es ermöglicht, dass ein einzelnes Ausgangssignal verwendet wird, um zu bestimmen, ob bei dem Watchdog-Zeitgeber eine Störung aufgetreten ist. Der Watchdog-Zeitgeber weist eine Zustandsmaschine auf, die eine Zustandsvariable während eines Watchdog-Zeitraums ausgehend von einem Initialwert inkrementiert. Eine von einem Mikroprozessor empfangene deterministische Bedienungsanforderung steuert den Betrieb des Watchdog-Zeitgebers. Die deterministische Bedienungsanforderung weist einen Indikator für einen durchzuführenden Überwachungsvorgang, ein Passwort und eine geschätzte Zustandsvariable auf. Ein Vergleichselement bestimmt auf der Grundlage eines Vergleichs des empfangenen Passworts mit einem erwarteten Passwort und der empfangenen geschätzten Zustandsvariablen mit der tatsächlichen Zustandsvariablen, ob der Mikroprozessor ordnungsgemäß arbeitet.

Patent Agency Ranking