中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

11 records (took 0.025 seconds)

    A
    2.
    发明专利
    A 未知

    公开(公告)号：DE102012010224A1

    公开(公告)日：2012-11-29

    申请号：DE102012010224

    申请日：2012-05-23

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： NIRSCHL THOMAS ,  MUELLER DAVID

    IPC: G11C7/06

    Abstract: Einige Ausführungsformen der vorliegenden Offenbarung betreffen eine Abtastverstärkerarchitektur, die schnelle und präzise Lesevorgänge ermöglicht. Die Abtastverstärkerarchitektur umfasst einen Verstärker mit gefalteter Kaskode für ihre erste Abtastverstärkerstufe und eine Vorladeschaltung zum Schaffen einer Vorladebedingung für eine Abtastleitung und eine Referenz-Abtastleitung des Abtastverstärkers. Die Vorladeschaltung und der Verstärker mit gefalteter Kaskode umfassen jeweils einen oder mehrere Kaskodentransistoren, welche die gleiche Größe aufweisen und die gleiche Vorspannungsspannung an einem ihrer Gatter empfangen. Diese Architektur sieht schnelle und präzise Lesevorgänge auf einer relativ kleinen Grundfläche vor und sieht dadurch einen guten Kompromiss zwischen Kosten und Leistungsfähigkeit vor.

    4.
    发明专利
    未知

    公开(公告)号：DE10219374B4

    公开(公告)日：2004-09-30

    申请号：DE10219374

    申请日：2002-04-30

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： PRETE EDOARDO ,  MUELLER DAVID

    IPC: H03B19/14 ,  H03B19/00

    Abstract: A periodical output signal (11) with frequency double that of a periodical input signal (1,2) is generated by rectifying the input signal and a signal (3,4) delayed by a quarter of period duration, corresp. to that of input signal. The difference between the rectified input and delayed signals is transmitted as output signal. The delayed signal is generated from input signal by delay by a quarter of its period duration. Pref. the output signal is filtered with slight attenuation at input signal double frequency. Independent claims are included for circuit, generating output signal with double frequency to that of input signal.

    5.
    发明专利
    未知

    公开(公告)号：DE10155526A1

    公开(公告)日：2003-05-28

    申请号：DE10155526

    申请日：2001-11-12

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： MUELLER DAVID ,  SANDERS ANTHONY

    IPC: H03K19/0185

    Abstract: The invention relates to an LVDS driver for small supply voltages, especially voltages of less than 2.0 V, for the production of a differential output signal (Pout,Nout), respectively with the aid of a pull-up transistor (P3,P4) and a pull-down transistor (P1,P2) for switching output voltages emitted an the outputs (Pout,Nout). Optimum switching behavior and an undistorted differential signal is produced by virtue of the fact that the pull-up and pull-down transistors (P1-P4) are embodied as PMOS-transistors

    6.
    发明专利
    未知

    公开(公告)号：DE10007607A1

    公开(公告)日：2001-08-30

    申请号：DE10007607

    申请日：2000-02-18

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： SANDERS ANTHONY ,  MUELLER DAVID

    IPC: H03K19/003 ,  H02H7/20 ,  H02H9/04

    Abstract: The invention relates to a fail-safe overvoltage protection circuit for a output stage (1) of an integrated circuit, whereby said stage is supplied with a voltage. The inventive circuit comprises an overvoltage detection device (12) for detecting an overvoltage that occurs on a signal output of a driver stage (9) and a controllable switching device (8) for switching the driver stage (9) into a high-resistance blocking state when an overvoltage is detected as an abnormal occurrence by means of the overvoltage detection device (12). Said protection circuit further comprises a voltage supply device (16) which supplies the overvoltage detection device (12) and the controllable circuit device (8) with a supply voltage VB for abnormal occurrences when the normal supply voltage VDD fails. Said supply voltage VB is produced from the overvoltage that occurs on the signal output of the driver stage (9).

    Symmetrisches differentielles Leseverfahren und Lesesystem für ein STT-MRAM
    7.
    发明专利
    Symmetrisches differentielles Leseverfahren und Lesesystem für ein STT-MRAM 未知

    公开(公告)号：DE102013013928A1

    公开(公告)日：2014-02-27

    申请号：DE102013013928

    申请日：2013-08-21

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ALLERS WOLF ,  JEFREMOW MIHAIL ,  MUELLER DAVID

    IPC: G11C11/02

    Abstract: Die Erfindung bezieht sich auf Verfahren und Systeme zum Lesen einer Speicherzelle und insbesondere eines STT-MRAM. In Übereinstimmung mit einem Aspekt der Erfindung weist ein System zum Lesen einer Speicherzelle einen Abfühlpfad und einen inversen Abfühlpfad auf. Ein Referenzstrom wird durch den Abfühlpfad bereitgestellt und wird mittels eines ersten Abtastelements in dem Abfühlpfad abgetastet, und ein Zellenstrom von der Speicherzelle wird durch den inversen Abfühlpfad bereitgestellt und wird mittels eines zweiten Abtastelements in dem inversen Abfühlpfad abgetastet. Danach wird die Speicherzelle von dem inversen Abfühlpfad getrennt und der Zellenstrom wird durch den Abfühlpfad bereitgestellt, und die Referenzquelle wird von dem Abfühlpfad getrennt und der Referenzstrom wird durch den inversen Abfühlpfad bereitgestellt. Die Ausgangspegel werden dann durch die Zellen- und Referenzströme bestimmt, die den abgetasteten Referenzströmen und den abgetasteten Zellenströmen entgegenwirken.

Patent Agency Ranking